新型高可靠性低功耗6管SRAM單元設計
加入技術(shù)交流群
(1)空閑模式
在空閑模式下，即讀操作和寫(xiě)操作都不工作的情況下，當O存在Q點(diǎn)時(shí)，M3打開(kāi)，Qbar保持在VDD，同時(shí)M2，M4是關(guān)閉的，此時(shí)Q點(diǎn)的數據0可能受到漏電流IDS-M2漏電堆積，從而在Q點(diǎn)產(chǎn)生一定電壓，甚至可能導致Q點(diǎn)數據翻轉，產(chǎn)生錯誤邏輯。因此要利用M1管的漏電流，主要是M1的亞閾值電流，為了這個(gè)目的，需要在空閑模式下將位線(xiàn)
拉到地，同時(shí)將字線(xiàn)WL保持在亞閾值工作的條件下，這樣就可以無(wú)需刷新正確存儲數據0。當1存在Q點(diǎn)時(shí)，M4，M2打開(kāi)，在Q和Qbar之間有正反饋，因此Q點(diǎn)被M2管拉到VDD，Qbar被M4管拉到地，但是此時(shí)M1管是處在亞閾值條件下，因此有一條路徑從VDD到，這會(huì )導致Q點(diǎn)數據不穩定，甚至有可能翻轉，由于流經(jīng)M2的電流遠遠大于流經(jīng)M1的電流，數據相對還是比較穩定的。另一條位線(xiàn)BL拉到地，在空閑模式下讀路徑這端漏電流很小，可以忽略。(2)寫(xiě)循環(huán)
寫(xiě)1操作開(kāi)始，WL高電平打開(kāi)M1管，讀控制管RL關(guān)閉，
充電使得=1，BL=0，Q點(diǎn)開(kāi)始充電到1(此時(shí)由于NMOS管傳遞的是弱1)，從而打開(kāi)M4管，使Qbar=0，同時(shí)正反饋打開(kāi)M2管，將Q點(diǎn)保持在強1；相反，寫(xiě)0操作的時(shí)候，位線(xiàn)放電到=0，打開(kāi)字線(xiàn)WL，Q=0，同時(shí)打開(kāi)M3管，Qbar=1。在結束寫(xiě)操作后，單元進(jìn)入空閑模式。(3)讀循環(huán)
讀操作主要由M5，M6管負責，Qbar連接到M5管的柵極，BL充電到高電平。讀1的時(shí)候，Q=1，Qbar=0，M5關(guān)閉的，因而靈敏放大器從BL讀出的是1；當讀0操作的時(shí)候，WL字線(xiàn)關(guān)閉的，RL開(kāi)啟，Q=0，Qbar=1，管子M5開(kāi)啟，M5管和M6管共同下拉BL，讀出數據0。在結束讀操作后，單元進(jìn)入空閑模式。
2．1 噪聲容限
噪聲容限是在沒(méi)有引起單元翻轉前提下引入存儲節點(diǎn)的最大噪聲電壓值。在讀操作的時(shí)候，噪聲容限對于單元的穩定性更加重要，因為在傳統的SRAM中讀噪聲容限和讀的電流是沖突的，提高讀電流速度的同時(shí)會(huì )降低讀噪聲容限為代價(jià)，所以在傳統SRAM結構中，讀電流和讀噪聲容限不可以分開(kāi)獨立調節，兩者是相互影響制約的。而新結構采用獨立的讀電流路徑，不包括存儲節點(diǎn)，因而在讀操作的時(shí)候，位線(xiàn)上的電壓波動(dòng)和外部噪聲幾乎不會(huì )對存儲節點(diǎn)造成影響，從而大大的增加了讀噪聲容限。
2．2 漏電流
從以上分析可知，當數據存0的時(shí)候，新型6T-SRAM是通過(guò)M1管的亞閾值電流來(lái)保持數據的；當數據存1的時(shí)候，由于M2，M4的正反饋作用，并且在空閑狀態(tài)下M1處于亞閾值導通狀態(tài)，所以存在從電源電壓到地的通路，這些都會(huì )導致漏電流的增加圖3顯示了這條路徑。在大部分數據和指令緩存器中，所存的值為0居多，分別占到75％和64％?；谶@些考慮，在標準0．18μm CMOS工藝下，對普通6T-SRAM和新型6T-SRAM進(jìn)行了平均漏電流仿真。傳統6T-SRAM漏電流為164 nA，新型6T-SRAM漏電流為179 nA，新型SRAM比傳統的大9％，這是可以接受的范圍因為新型SRAM采用漏電流保持技術(shù)，從而不需要數據的刷新來(lái)維持數據，另外漏電泄露不會(huì )在Q點(diǎn)產(chǎn)生過(guò)高的浮空電壓，因而數據更加穩定。本文引用地址：http://dyxdggzs.com/article/178360.htm
2．3 功耗
一般而言，位線(xiàn)是產(chǎn)生動(dòng)態(tài)功耗的主要部分，所以說(shuō)往往在讀／寫(xiě)操作轉換過(guò)程中位線(xiàn)的變化會(huì )消耗主要的功耗，本文對傳統6T-SRAM和新型6T-SRAM單元結構進(jìn)行了功耗仿真，如表1所示。
表1中可以看出，在傳統的6T-sRAM讀／寫(xiě)過(guò)程中，對稱(chēng)結構的兩個(gè)位線(xiàn)電壓的變化是一致的，因而功耗是相同的。新型6T-SRAM單元功耗比傳統單元低了很多，這是因為在讀／寫(xiě)操作的時(shí)候，參與工作的管子數量少，并且只有一個(gè)位線(xiàn)參與工作，并且在寫(xiě)0的時(shí)候，由于位線(xiàn)是0，所以功耗很低。
評論