數字電源：為什么要重視精度？

在上一篇文章我們介紹了為什么要關(guān)注數字電源的數字側，那么數字電源的模擬側又會(huì )是怎樣呢?數字電源器件另一端的精度重要嗎?實(shí)際上，它要比大部分人所認識到的會(huì )重要得多。

一個(gè)錯誤預算的實(shí)例

讓我們用一個(gè)實(shí)際IC規格，并考慮精度是如何在其中發(fā)揮作用的。我們使用一片高端FPGA。FPGA的參數表(如下)確定了保證IC能夠正常工作的電源電壓。如果電源電壓超出了這一范圍，器件將不能保證正常工作。

圖1：FPGA參數規格

讓我們關(guān)注VCC電源軌，它在0.85V標稱(chēng)值上下有±30mV波動(dòng)。對于0.85V電源軌，誤差是±3.5%。

乍看起來(lái)，人們會(huì )認為±3% POL能夠對此進(jìn)行處理。不幸的是還有其他一些考慮。

圖2：10A POL負載響應

這幅示波器截屏顯示了VCC POL輸出端上的一個(gè)10A負載脈沖。存在大約8mV的紋波和一個(gè)20mV的簡(jiǎn)短壓降。這帶來(lái)的問(wèn)題是：這些人為干擾是否必須處于±3.3%的規格范圍之內呢?該示波器圖中的波形出現在POL的輸出端。我們必須要問(wèn)：負載承受的是什么?

圖3：功率分配網(wǎng)絡(luò )(PDN)原理圖