基于DM642機器視覺(jué)系統的設計與實(shí)現

摘要：針對機器視覺(jué)算法中數據量大、高速傳輸、復雜運算及網(wǎng)絡(luò )化的實(shí)際需要，設計了以AD9200為視頻采集A/D，DSPsTMS320DM642為核心處理器，應用網(wǎng)絡(luò )技術(shù)進(jìn)行圖像傳輸，并以FPGA控制輸出并實(shí)現圖像預處理功能的實(shí)時(shí)視頻處理系統。
關(guān)鍵詞：機器視覺(jué)、TMS320DM642、以太網(wǎng)

1、引言

機器視覺(jué)自起步發(fā)展到現在，已有15年的發(fā)展歷史。應該說(shuō)機器視覺(jué)作為一種應用系統，其功能特點(diǎn)是隨著(zhù)工業(yè)自動(dòng)化的發(fā)展而逐漸完善和發(fā)展的。

目前，國際上視覺(jué)系統的應用方興未艾，1998年的市場(chǎng)規模為46億美元。在國外，機器視覺(jué)的應用普及主要體現在半導體及電子行業(yè)，其中大概40%-50%都集中在半導體行業(yè)。具體如PCB印刷電路。主要的機器視覺(jué)公司諸如德國克朗斯公司，美國的工業(yè)動(dòng)力機械有限公司等等。

而在國內，工業(yè)視覺(jué)系統尚處于概念導入期，導致以上各行業(yè)的應用很少，即便是有，也只是低端方面的應用，大多數國內公司多代理國外公司產(chǎn)品，自主研發(fā)的相對較少，這樣產(chǎn)品在國內售價(jià)相對很高，導致很多工廠(chǎng)在權衡利弊之后，放棄了使用機器視覺(jué)的想法。

但隨著(zhù)我國配套基礎建設的完善，技術(shù)、資金的積累，各行各業(yè)對采用圖像和機器視覺(jué)技術(shù)的工業(yè)自動(dòng)化、智能化需求開(kāi)始廣泛出現，同時(shí)也由于視頻采集系統硬件產(chǎn)品的價(jià)格下降，國內有關(guān)大專(zhuān)院校和研究所近兩年在圖像和機器視覺(jué)技術(shù)領(lǐng)域進(jìn)行了積極思索和大膽的嘗試，逐步開(kāi)始了工業(yè)現場(chǎng)的應用。另外，各行業(yè)的領(lǐng)先企業(yè)在解決了生產(chǎn)自動(dòng)化的問(wèn)題以后，已開(kāi)始將目光轉向視覺(jué)測量自動(dòng)化方面。這些應用大多集中在如藥品檢測分裝、印刷色彩檢測等。真正高端的應用還很少，因此，以上相關(guān)行業(yè)的應用空間還比較大。

　　嵌入式系統和網(wǎng)絡(luò )化是機器視覺(jué)系統發(fā)展的兩個(gè)趨勢：

1） 嵌入式系統使得數據采集、自動(dòng)控制和圖像檢測集成得更加緊密，另外基于嵌入式系統的機器視覺(jué)系統具有極低的功耗。

2） 網(wǎng)絡(luò )化是嵌入式系統的發(fā)展趨勢，其在工業(yè)自動(dòng)化領(lǐng)域的應用也越來(lái)越廣泛，機器視覺(jué)于網(wǎng)絡(luò )通信等先進(jìn)技術(shù)的結合正在改變工業(yè)自動(dòng)化生產(chǎn)的面貌。

當前，機器視覺(jué)與運動(dòng)控制，網(wǎng)絡(luò )通訊等先進(jìn)技術(shù)的結合正在改變工業(yè)自動(dòng)化生產(chǎn)的面貌，而同時(shí)具備運動(dòng)控制，機器視覺(jué)，網(wǎng)絡(luò )通訊幾方面技術(shù)背景的企業(yè)無(wú)疑將走在前列。

2、系統硬件設計

本次設計以啤酒瓶檢測為設計背景，結合機器視覺(jué)的這兩大發(fā)展趨勢，開(kāi)發(fā)以TI公司TMS320DM642為核心的嵌入式系統，并應用以太網(wǎng)技術(shù)進(jìn)行圖像傳輸。

設計模塊示意圖：

2． 1視頻采集模塊

模擬視頻信號采用非標準制式,相機工作在外觸發(fā)方式下,由FPGA提供觸發(fā)信號,每觸發(fā)一次,相機傳送一場(chǎng)信號。進(jìn)入電路板的視頻信號幅值為1V,先經(jīng)過(guò)視頻運算放大器EL4089放大并嵌位，使幅值升為2V.之后信號分兩路，一路送ISL59885視頻同步分離芯片產(chǎn)生行同步、場(chǎng)同步信號，一路經(jīng)AD9200進(jìn)行模數轉換。將視頻信號解碼出行同步、場(chǎng)同步及8位的亮度信號送入FPGA模塊。

2． 2 FPGA模塊

Altera公司的EP1K100系列是性?xún)r(jià)比較高的可編程邏輯器件，它具有10萬(wàn)等效系統門(mén)，核電壓為2.5V，端口電壓兼容5V、3.3V，工作頻率可達250MHz，可滿(mǎn)足本卡多電壓高頻率工作要求。

這一部分主要負責整個(gè)板卡的邏輯控制，時(shí)序調整。FPGA接收視頻的行、場(chǎng)同步及亮度信號，并在FPGA中進(jìn)行圖像的預處理，可以在FPGA中進(jìn)行二值化、sobel邊緣分割、中值濾波。將處理后的亮度信號送入DM642的視頻口。由于ISL59885產(chǎn)生的行同步信號每?jì)尚蟹蛛x出一個(gè)，為了正確的采集，FPGA須在每?jì)蓚€(gè)行同步的中間加入一個(gè)行同步信號，送往DM642的視頻口。另外FPGA還負責視頻采集部分的采樣頻率、嵌位信號的產(chǎn)生，并行IO控制信號的產(chǎn)生，以及串行接口部分通信協(xié)議RS-232、RS-442的選擇等等。

2．3 DM642模塊與存儲模塊

2．3．1 TMS320DM642模塊：

DM642是TI公司新近推出的一款應用于視頻和圖像處理方面的芯片,他采用TMS320C64X系列DSPs的內核,集成了一些面向視頻及圖像處理的外圍設備,例如集成了三個(gè)可配置的視頻口,10/100Mbps Ethernet MAC，多通道串行音頻接口（McASP）及66MHz32位PCI總線(xiàn)。TMS320DM642采用TI公司開(kāi)發(fā)的第二代高性能超長(cháng)指令字結構VelociT1.2TM，在每個(gè)時(shí)鐘周期內可執行2個(gè)16*16位的乘法或4個(gè)8*8位的乘法。TMS320DM642內含6個(gè)算術(shù)邏輯單元,在每個(gè)時(shí)鐘周期內都可執行2個(gè)16位或4個(gè)8位的加減比較移動(dòng)等運算。在600MHz的時(shí)鐘頻率下,DM642每秒可以進(jìn)行24億次16位的乘累加或48億次8位的乘累加。這樣強大的運算能力，使得DM642可以進(jìn)行實(shí)時(shí)的多視頻處理和圖像處理。

本設計利用視頻口進(jìn)行圖像采集，用以太網(wǎng)接口實(shí)現圖像傳輸。

視頻口能夠支持BT.656、HDTV Y/C、MPEG-2 Transport stream input等多種格式的視頻數據的輸入輸出。本次設計采用逐行掃描且只采集亮度數據，視頻口工作在YcbCr 4：2：2方式下。視頻口與DM642的EDMA結合，每采集一行圖像數據便啟動(dòng)一次EDMA同步事件，將數據從接收FIFO中倒到SDRAM中暫存下來(lái)。一場(chǎng)圖像數據采集之后，采用EDMA鏈接自動(dòng)重新配置EDMA參數。整個(gè)圖像采集只消耗極少的CPU時(shí)間，使CPU能夠把精力集中到后面的圖像處理工作中。

2．3．2 存儲器模塊

外擴了SDRAM及FLASH兩種存儲器。

1 )SDRAM存儲器

在CE0空間連接了64bit的SDRAM總線(xiàn)。選取2片48LCHM3282來(lái)構成SDRAM。這32M的SDRAM空間用來(lái)存儲程圖像數據和圖像處理中間結果等信息?？偩€(xiàn)由外部PLL驅動(dòng)設備控制，在133MHz的最佳運行狀態(tài)下運行。SDRAM的刷新由TMS320DM642自動(dòng)控制。

2 )FLASH存儲器

本系統擴展了1M的FLASH，映射在CE1空間的低位。FLASH存儲器選用1M*8的MBM29DL800。FLASH存儲器主要用于DSPs程序的存儲。CE1空間被配置成8bit，異步接口，FLASH存儲器也是8bit。復位后的默認地址是000，并進(jìn)行1K數據的上電自動(dòng)引導。

2． 4 以太網(wǎng)模塊

DM642上的EMAC接口為DSP處理內核與網(wǎng)絡(luò )提供了一個(gè)有效的接口。他支持10Base-T、100 Base-TX，可工作在10Mbits/second 和 100Mbits/second的速度下進(jìn)行全雙工或半雙工傳輸。并提供硬件流量控制和QOS支持。

DM642的EMAC接口支持到計算機網(wǎng)絡(luò )協(xié)議的數據鏈路層，支持標準的MII接口（媒體無(wú)關(guān)接口）與物理層設備相連。物理層設備使用BROADCOM公司的BCM5221，加Pulse公司的1：1型隔離變壓器H1102。

網(wǎng)絡(luò )圖像及控制信息的傳輸采用非面向連接的UDP協(xié)議，對于480*480大小的8位灰度的圖像，每秒可傳送20幅。

2． 5 IO模塊與串行接口模塊

IO接口由FPGA控制，用于向機械部分、自動(dòng)控制部分發(fā)送控制信號，并行IO接口有兩路，一路經(jīng)LV162245驅動(dòng)輸出，一路經(jīng)光耦進(jìn)行隔離輸出。

串行接口使用TI公司的TL16C752B UART，他與ST16C550 UART引腳兼容，并具有更大的發(fā)送、接收FIFO緩存（發(fā)送、接收各64Byte ），支持硬件、軟件流量控制。電平轉換采用MAXIM公司的MAX3160，RS-232、RS-485、RS-422等多種傳輸協(xié)議。

3、FPGA實(shí)現圖像預處理算法

以FPGA實(shí)現3*3 Sobel邊緣檢測為例，介紹FPGA實(shí)現圖像預處理的方法。

首先,應從視頻信號中提取出3*3 大小的圖像框。須使用三個(gè)FIFO，其大小與一行像素大小相同，將三個(gè)FIFO串行連接在一起。用視頻信號的前三行充滿(mǎn)三個(gè)FIFO，之后每來(lái)一個(gè)像素在寫(xiě)入FIFO的同時(shí),從每個(gè)FIFO中讀出一個(gè)像素的亮度值，分別放入三個(gè)移位寄存器。如此，在三個(gè)像素點(diǎn)之后就得到一個(gè)3*3的矩形框。隨著(zhù)視頻信號的不斷流入，矩形框將遍歷整個(gè)圖像區域。

之后，就可以對提取出來(lái)的像素點(diǎn)，進(jìn)行各種算法的處理。

以下是用Verilog語(yǔ)言描述的3*3 Sobel算子：

wire[10:0] temp1,temp2,temp3,temp4;

wire[7:0] sobel1,sobel2,sobel3,sobel4;

wire[7:0] dataout;

assign temp1 = temp[1] + temp[2] + temp[3];

assign temp2 = temp[7] + temp[8] + temp[9];

assign temp3 = temp[1] + temp[4] + temp[7];

assign temp4 = temp[3] + temp[6] + temp[9];

assign sobel1 = (temp1>temp2)?(temp1-temp2):0 ;

assign sobel2 = (temp3>temp4)?(temp3-temp4):0 ;

assign sobel3 = (sobel1>8’d 255) ? 8’d255 : sobel1;

assign sobel4 = (sobel2>8’d 255) ? 8’d255 : sobel2;

assign dataout[7:0] = ((sobel3 > sobel4)?sobel3[7:0]:sobel4[7:0]);

其中，考慮到了數據計算的溢出或結果為負值的情況，邊緣檢測效果良好。

4、結束語(yǔ)

本次設計為機器視覺(jué)系統搭建圖像處理部分的硬件平臺，結合機器視覺(jué)系統發(fā)展的兩大趨勢：嵌入式系統與網(wǎng)絡(luò )技術(shù)。基于美國德州儀器公司新近推出的6000系列DSPs芯片TMS320CDM642，利用TMS320DM642芯片上提供的Video Port和Ethernet Media Access Controller實(shí)現視頻采集與網(wǎng)絡(luò )技術(shù)的結合。利用在線(xiàn)可編程技術(shù)，在FPGA中實(shí)現必要的圖像預處理算法，減輕TMS320DM642的負擔，為后續的圖像實(shí)時(shí)檢測打下了良好的基礎。

本次設計實(shí)現了對于480*480的灰度圖像，通過(guò)以太網(wǎng)進(jìn)行25 Frames/s的流暢的傳輸。

以下為FPGA實(shí)現的Sobel邊緣提取算法的效果：

圖3.原始圖像與Sobel邊緣提取后的圖像

創(chuàng )新觀(guān)點(diǎn):

本文將機器視覺(jué)與網(wǎng)絡(luò )技術(shù)相結合,使用TI公司新近推出的6000系列DSPsTMS320DM642為核心,應用ALTERA公司的FPGA,用其實(shí)現圖像預處理,減輕了DSPs的負擔.應用網(wǎng)絡(luò )技術(shù)實(shí)現圖像傳輸.

參考文獻:

[1] 徐志軍,徐光輝.CPLD/FPGA的開(kāi)發(fā)與應用. 北京:電子工業(yè)出版社,2002
[2]TI公司.TMS320DM642 Data Sheet.
[3]TI公司.TMS320C6000 DSP EMAC／MDIO Module Reference Guide.
[4]TI公司. TMS320C64x DSPVideo Port/VCXO Interpolated Control (VIC) Port Reference Guide.
[5]Samir Palnitkar. Verilog HDL數字設計與綜合(第二版).北京:電子工業(yè)出版社,2004
[6]李方慧,王飛,何佩琨.TMS320C6000系列DSPs原理與應用(第二版).北京:電子工業(yè)出版社,2003
[7]潘繼軍, C6000DSK的視頻處理系統設計,微計算機信息,2006年,第4-2期, P135-136
[8]王熹微,基于DM642的視頻編碼Cache優(yōu)化策略,微計算機信息,2005年,第9-2期