基于單片機和CPLD實(shí)時(shí)數據采集顯示系統設計

2 系統構成
該系統中待采集顯示電壓信號共16路，動(dòng)態(tài)電壓范圍為－22~+27 V。由于這些電壓信號變化頻率較低，或者認為頻率無(wú)變化，且檢測系統只關(guān)心其電壓值，所以在低采樣率下就可滿(mǎn)足系統要求。根據需求，系統設計的采樣率即顯示刷新速率在1．56 k／s以上。
采用單片機80C196KB和可編程邏輯器件EPM7128SLC為核心控制器，以80C196KB內部集成A/D轉換器作為模數轉換器實(shí)現16路電壓信號的實(shí)時(shí)數據采集、顯示、控制。該系統總體設計結構框圖如圖1所示。

整個(gè)系統主要由信號預處理、信號選通、單片機采集、雙機數據傳輸以及數據處理顯示等模塊構成。其中，信號選通模塊由CPLD和多路模擬選擇器組成。

3 系統硬件電路設計
3．1 信號預處理電路
由于待采集電壓信號輸入動(dòng)態(tài)范圍較寬，且極性各異，對于單片機A／D轉換器來(lái)說(shuō)，需要調理到能夠采集的電壓范圍闈0~5 V，所以要統一調理采集信號，如圖2所示。

圖2中運放LM224和MC1556均采用雙電壓供電，以提高動(dòng)態(tài)信號輸入范圍；電阻均采用精度為0．1％的精密型金屬膜電阻，以提高電壓轉換精度。
在二級電壓凋理過(guò)程中，MC1556同相輸人端采用穩壓電路以減少長(cháng)時(shí)間通電情況下溫度升高對系統產(chǎn)生的不良影響。南于電壓跟隨器具有輸入阻抗大和輸出驅動(dòng)能力強的特點(diǎn)，故在預處理電路的輸入端和輸出端均采用電壓跟隨電路。
3．2 信號選通電路
ADG508A是一款8通道CMOS模擬多路選擇器，具有高速轉換速度和低內阻特性，通道切換具有防短路功能。在CPLD控制下，它可對采集信號進(jìn)行有序通道切換，配合單片機進(jìn)行數據采集。
EPM7128SLC是一款Ahera公司生產(chǎn)的CPLD，其容量為128個(gè)宏單元，采用硬件描述語(yǔ)言VHDL對CPLD編程設置實(shí)現信號的選通控制。首先編寫(xiě)分頻器模塊對1 MHz晶體振蕩器進(jìn)行20分頻，輸出2路相位相錯、周期為20 μs的矩形同步信號。其中一路信號經(jīng)D觸發(fā)器進(jìn)行2分頻，得到占空比50％、周期為40μs的方波信號；然后編寫(xiě)信號選通控制模塊。此模塊根據方波信號和另一路同步信號循環(huán)輸出控制信號，兩模塊都在MuxPlus-II環(huán)境下開(kāi)發(fā)，CPLD控制信號時(shí)序仿真結果如圖3所示，其中，信號FRM和ROAD是單片機主程序運行的勤務(wù)信號；CS1和CS2是2片ADG508A的片選信號：A0、A1和A2則是ADG508A通道選通控制信號。
3．3 單片機采集電路
80C196KB是Intel公司生產(chǎn)的一款16位CMOS單片機，片內集成有8路A／D轉換器，該轉換器包括一個(gè)8通道多路模擬開(kāi)關(guān)，采樣保持電路和10位A／D轉換器。由于該系統外部有多路選擇器，故內部無(wú)需通道轉換，采用一個(gè)ACH0通道即可完成數據采集。對于采用12 MHz晶振的單片機系統，完成一次A／D轉換需22μs。80C196KB的A／D轉換器采用逐次逼近的方法完成模擬量到數字量的轉換，基準電壓設定非常關(guān)鍵，內部阻容網(wǎng)絡(luò )將基準電壓Vref等分為1 024個(gè)階梯，每級為Vref／1 024 V。通過(guò)與基準電壓比較，可得到10位數據轉換結果，其中基準電壓的精度以及穩定度直接影響到測量結果的絕對精度。因此在電路中Vref采用單獨電源供電并通過(guò)基準穩壓源如LM136的5 V提高精度及穩定度。
80C196KB通過(guò)判斷ROAD信號在其上升沿讀取上次A／D轉換結果，同時(shí)啟動(dòng)A／D轉換器轉換下一路信號，該單片機用FRM信號作為非屏蔽中斷使計數器DXL歸零，主程序循環(huán)一次，保證對16路通道信號的時(shí)分復用采集。單片機80C196KB程序流程如圖4所示。