一種基于A(yíng)VR單片機的工頻干擾濾除快速算法

　　6 基于VMLAB的濾波系統仿真實(shí)現

　　VMLAB的全稱(chēng)為：Visual Micro Lab。它針對AVR系列單片機和ST62系列單片機設計，是一個(gè)單片機的虛擬原型框架，可以提供給用戶(hù)一個(gè)真正意義上的虛擬微控制器（MCU）設計實(shí)驗室。它具有強大的多窗口、多文件的編輯器，微控制器的集成開(kāi)發(fā)環(huán)境，擁有一系列的集成開(kāi)發(fā)工具，圖形界面的調試器，混合模式的模擬-數字電路仿真器，代碼質(zhì)量檢測器等。基于MCU，它可以仿真出包括模擬元器件在內的更多外圍設備，并具有交互式器件模擬仿真功能。

　　假設有用信號2V大小的直流信號，工頻干擾是峰峰值為1V，頻率為50Hz的正弦波，建立單片機AD的輸入信號表示形式如下：

　　2+0.5 sin(2π×50×t)

　　VMLAB通過(guò)工程文件來(lái)管理和控制各種仿真信息、硬件連接以及顯示I/O電壓波形等。根據本算法的特點(diǎn)，采用Atmega16作為目標單片機，時(shí)鐘選為8MHz，建立工程文件。恰當設置OCR0等存儲，使計數器比較匹配中斷的時(shí)間間隔約為2ms，這樣AD的采樣頻率Fs近似認為等于500Hz。經(jīng)過(guò)仿真，對比結果如表3。

　　表3 Fs=500Hz時(shí)仿真結果對比

　　從表3可以看出：隨著(zhù)α的增大，算法收斂的時(shí)間變長(cháng)，同時(shí)50Hz對應的衰減幅度增加，衰減的幅度值和理論推導基本一致。另外，當a=0.95時(shí)，DA輸出的均值變小。這主要是進(jìn)行循環(huán)迭代運算時(shí)，需要將16位的變量轉化為8位表示形式所導致的。在有用信號失真較小的情況下，為使濾波器達到降低工頻干擾的最佳效果，必須恰當選擇a值。經(jīng)過(guò)以上的仿真試驗可以發(fā)現，當a=0.9時(shí)，衰減幅度、DA輸出均值和算法收斂時(shí)間表現比較均衡，可以作為一般情況下的選擇值。

　　將VMLAB中虛擬示波器的顯示數據導出到一個(gè)*.cvs文件中，用matlab讀出這些數據，并畫(huà)出不同a值對應的輸出響應，如圖4。從圖4可以清晰看出不同a值下算法的性能變化的大致走向。

　　將AD的采樣間隔設置為4ms，對應的采樣頻率Fs就變?yōu)?50Hz，其它條件不變。通過(guò)VMLAB進(jìn)行仿真，對比結果如表4、圖5。

　　表4 Fs=250Hz時(shí)不同a值仿真結果對比

　　對比Fs=500Hz的情況，隨著(zhù)采樣頻率Fs降低，50Hz頻率的幅度衰減值會(huì )逐漸增加。這主要是因為隨著(zhù)采樣頻率降低，低通濾波器的截至頻率fc也隨之降低，相應的濾波器在50Hz處的衰減也就越來(lái)越低。根據奈奎斯特低通采樣定理，當采樣頻率小于100Hz時(shí)，由于信號頻譜混疊，濾波器對50Hz信號的濾波效果將會(huì )變差。如果只是對緩變信號進(jìn)行采樣，采樣頻率比100Hz稍大即可。但是隨著(zhù)采樣頻率的降低，濾波算法的收斂時(shí)間也會(huì )增加。因此必須在算法的濾波性能和收斂時(shí)間上進(jìn)行折衷考慮。

　　本文提出的分配系數法設計數字濾波器，算法速度快、代碼效率高、濾波效果理想，是一種實(shí)用的數字濾波器設計方法，體現了將算法嵌入到具體硬件的思想。另一方面，將定點(diǎn)小數的表示形式進(jìn)行適當擴展，這個(gè)算法還可以用于10位或16位AD轉換精度的應用場(chǎng)合。