雙ARM7 SoC參考設計實(shí)現多電壓AVS

電壓調節技術(shù)與頻率調節技術(shù)的結合使用為時(shí)鐘切換添加了新原則，以確保新時(shí)鐘頻率擁有安全的電壓電平。此外，電壓調節功能需要在SoC內創(chuàng )建電壓域。這將在兩個(gè)可變電壓域之間或可變電壓域和靜態(tài)電壓域之間創(chuàng )建電壓域接口?？缭浇涌诘目勺冸妷弘娖讲顬榻涌?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/設計">設計帶來(lái)了獨特挑戰。時(shí)鐘、信號電平轉換以及電壓域隔離等問(wèn)題都必須仔細考慮，以確保最短延遲和信號完整性。

先進(jìn)電源控制器

作為美國國家半導體PowerWise技術(shù)的一部分，先進(jìn)電源控制器（APC）旨在協(xié)助調節電壓域的電壓控制。APC支持閉環(huán)自適應電壓調節（AVS）和開(kāi)環(huán)動(dòng)態(tài)電壓調節（DVS）。APC支持動(dòng)態(tài)頻率調節功能，帶有至時(shí)鐘管理單元（CMU）的接口，可為SoC提供時(shí)鐘信號。電壓電平可通過(guò)PowerWise接口（PWI）傳送給芯片外協(xié)同電源單元。硬件性能監控電路（HPM）用于AVS閉環(huán)電壓控制。APC根據HPM提供的芯片性能信息，決定最佳的供電電壓，以實(shí)現目標性能水平。在決定電壓電平時(shí)，SoC制程變化、SoC晶粒溫度變化、穩壓器偏置或偏差以及系統靜態(tài)電阻壓降都會(huì )自動(dòng)得到補償。DVS模式則依照預先設定的電壓頻率對照表進(jìn)行操作。

參考設計

PowerWise Camera（PWCAM）參考設計測試芯片用于技術(shù)驗證和演示。PWCAM是模擬通用雙處理器架構。圖1是PWCAM的框圖。PWCAM包含兩套獨立的基于ARM7的處理器系統：連接處理器和圖像處理器。每套系統都有一組AHB和APB外設。每個(gè)CPU、AHB和APB都是由同一系統時(shí)鐘驅動(dòng)，時(shí)鐘頻率高達96MHz。連接處理器和圖像處理器通過(guò)核間通信單元（ICCU）進(jìn)行通信。這個(gè)通信單元是異步AHB-AHB橋。只有圖像處理器可以直接訪(fǎng)問(wèn)外部存儲器。設計目標是為了將獨立的頻率和電壓調節功能引入連接處理器和圖像處理器，這要求對APC的設計和集成進(jìn)行恰當區分。

AVS中的時(shí)鐘切換

對于電壓調節與頻率調節功能整合而言，最重要的要求是在頻率還未切換之前，確保新頻率所需電壓到位。如果調高時(shí)鐘頻率，在時(shí)鐘切換為新頻率之前，電壓必須提升至足夠高的水平。如果調低時(shí)鐘頻率，時(shí)鐘可以立即切換為新頻率，因為電壓電平已經(jīng)足夠。為了滿(mǎn)足這個(gè)要求，時(shí)鐘調節控制必須通過(guò)APC。APC利用目標索引和當前索引等接口協(xié)議，來(lái)批準實(shí)際系統時(shí)鐘切換。

AVS電壓域分區

一般而言，電壓調節與時(shí)鐘頻率調節總是結合在一起。時(shí)鐘域邊界自然成為AVS電壓域邊界的選擇。時(shí)鐘域邊界的異步接口使得多電壓AVS部署變得更為簡(jiǎn)單。然而，由于性能原因，有時(shí)可能需要采用同步接口。將IP塊集成進(jìn)AVS電壓域通常需要IP塊級的分區改變，以便分隔電壓域。很多IP塊包含不只一個(gè)時(shí)鐘域。例如，外設塊包含一個(gè)內部總線(xiàn)接口時(shí)鐘和另一個(gè)外設時(shí)鐘。內部總線(xiàn)時(shí)鐘根據系統時(shí)鐘進(jìn)行調節，而外設時(shí)鐘則按照固定頻率運行。相對于對IP進(jìn)行重新分區以將IP塊集成到AVS電壓域內，有時(shí)讓IP塊固定頻率部分以最低AVS電壓電平進(jìn)行操作，從而使整個(gè)IP塊集成到AVS電壓域內，更為容易。

PWCAM分區需要考慮這些因素。圖1給出帶有電壓域邊界的PWCAM，用于控制AVS的嵌入式APC和HPM，以及需要信號水平轉移的接口。此外，連接處理器內的SRAM也進(jìn)行分區，以便由存儲器保留電壓供電。存儲器保留電壓可以在進(jìn)行頻率調節時(shí)追蹤AVS電壓，但有下限箝位電壓，確保即使邏輯部分斷電或在不合適電壓電平下，SRAM始終保持有效數據。

電平轉換及斷電信號箝位

有兩種電壓域接口，一種是靜態(tài)電壓域和AVS電壓域之間的接口；另一種是兩個(gè)獨立AVS電壓域之間的接口。信號穿越電壓域邊界，需要將電平轉換以便目的域能正確識別。

PWCAM 采用的電平轉換策略確保進(jìn)出域的信號都有位于A(yíng)VS域邊界的電平轉換器。除了執行電平轉換之外，電平轉換器還可起到屏蔽作用，將信號保持在相應的電壓域內，最大限度減少信號完整性問(wèn)題。如果AVS電壓域支持斷電功能，系統在斷電狀態(tài)下將輸入及輸出箝定在已知狀態(tài)非常重要。這種箝位功能很容易就能整合到電平轉換器內。

電壓域邊界的同步定時(shí)

自適應調節電壓域里的信號定時(shí)根據電壓電平的變化而變化。如果電壓域采用同步接口，在設計信號路徑和時(shí)鐘路徑時(shí)，要仔細考慮定時(shí)路徑的可變特性。

AC定時(shí)路徑

如果任何交流定時(shí)路徑（輸入路徑或輸出路徑）的部分在調節電壓域內，輸入設置／保持時(shí)間或輸出有效時(shí)間在調節電壓范圍內大幅度波動(dòng)。如果技術(shù)規格無(wú)法承受這樣大的變動(dòng)，則必須采取措施將這種變動(dòng)減至最少。類(lèi)似一般定時(shí)優(yōu)化技術(shù)，通常是使取樣反轉盡量接近電壓域邊界。

內部定時(shí)路徑

與可變定時(shí)相關(guān)的內部路徑是指兩個(gè)電壓域之間的反轉至反轉（flop to flop）定時(shí)路徑，而其中至少有一個(gè)是電壓調節域。由于電壓調節功能與時(shí)鐘頻率調節功能結合在一起，因此當電壓向下調節時(shí)，會(huì )有更多的設置時(shí)間。時(shí)鐘路徑的可變定時(shí)則會(huì )使調節電壓域與靜態(tài)電壓域之間的時(shí)鐘偏差也隨之改變。電壓下調幅度越大，時(shí)鐘偏差也越大。最后所得到的結果是信號路徑的周期時(shí)間會(huì )縮短，而且也會(huì )出現保持時(shí)間的問(wèn)題。添加時(shí)間延遲補償電路以便為所有可能出現的定時(shí) 時(shí)間轉變作出補償并不可行，因為時(shí)鐘的偏差幅度太大，實(shí)在無(wú)法預測。為了解決這個(gè)可變定時(shí)時(shí)間問(wèn)題，關(guān)鍵是添加時(shí)鐘同步功能，以盡量減少時(shí)鐘偏差，更重要的是，使時(shí)鐘偏差幅度可以預測。

AVS/DVS設計考慮因素

與典型系統設計相比，進(jìn)行多電壓調節電路設計需注意以下幾方面：額外的資料庫特征化和定時(shí)驗證點(diǎn)；在設計體系、分區和編碼等方面進(jìn)行電壓域考慮，協(xié)助正確布局；電平轉換器插入及校驗；掃描插入、緩沖插入及ECO都必須考慮電壓域。

結論

由于電平調節的自適應性，多電壓AVS對于功率優(yōu)化是非常有效的。采用多個(gè)調節電壓域，確實(shí)會(huì )使設計及實(shí)施變得更為復雜。但PWCAM測試芯片的例子表明，只要進(jìn)行適當規劃和執行，其復雜程度在可控范圍內。功耗的大幅度降低表明這種努力是值得的。