基于DDS技術(shù)的電磁閥檢測平臺的設計

摘要：為了測試電磁閩在各種工作狀態(tài)下(即在不同的輸入脈沖供電的情況下)的性能，研制了一種模擬電磁閥工作狀態(tài)的PWM脈沖電源。該電源依靠CPLD構成數字PWM發(fā)生器，由單片機控制，具有短路保護和浪涌保護功能。系統軟件部分以模塊化的方式實(shí)現，能夠連續地輸出不同的PWM脈沖。該電源目前已成功應用到電磁閥的生產(chǎn)企業(yè)，為企業(yè)創(chuàng )造了顯著(zhù)的經(jīng)濟效益，為我國電磁閥的出口做出了貢獻。
關(guān)鍵詞：AD9834；單片機；CPLD；占空比

汽車(chē)電磁閥在汽車(chē)工業(yè)生產(chǎn)中需求量極大，模擬電磁閥工作環(huán)境，從而檢測出其質(zhì)量的優(yōu)劣值得關(guān)注研究。筆者設計的電磁閥檢測平臺是基于DDS技術(shù)與單片機相結合，同時(shí)運用CPID技術(shù)，模擬出電磁閥在工作期間的相關(guān)參數環(huán)境，從而判斷電磁閥的好壞。
本設計采用直接數字合成(DDS)技術(shù)，采用專(zhuān)用集成芯片AD9834作為三角波產(chǎn)生模塊，利用51單片機和CPLD來(lái)控制完成整個(gè)系統的設計。該系統輸出的三角波低頻特性好并且可以模擬斜坡信號，能產(chǎn)生可調占空比的方波信號，可調范圍達1％～99％。

1 系統設計方案
本文設計的數字信號源的系統框架如圖1所示。

本系統產(chǎn)生輸出頻率為0～25 kHz，最小精度為1 Hz的信號，占空比在0～100％范圍內可調，變化周期為10 s的整數倍。系統輸出電壓VOUT范圍0～40 V，最小精度0．01 V，輸出電流最大可達10 A，方波低電壓可詞范圍0～10 V，并且波形較好，可以連續變化，誤差不超過(guò)1％。
單片機完成鍵盤(pán)掃描和按鍵處理，通過(guò)SPI總線(xiàn)對AD9831進(jìn)行控制處理，通過(guò)AD7541進(jìn)行采樣處理。系統中的CPLD完成對單片機的擴展和測頻功能。單片機發(fā)出的指令通過(guò)CPLD控制DDS以完成信號的產(chǎn)生。

2 模塊電路設計
2．1 控制系統
單片機控制整個(gè)系統工作，采用12 MHz晶振，P1．0、P1．1、P1．2、P1．3、P1．4、P1．5接一塊3x3矩陣鍵盤(pán)，P0口為擴展接口，連接一塊8255芯片擴展端口，并且同時(shí)連接LCD的DB0、DB1、DB2、DB3、DB4、DB5、DB6、DB7數據控制端口。P2．3、P2．4、P2．5分別接AD98 34的FSYNC、SCLK、SDATA端口。單片機各種數據和命令通過(guò)CPLD送出。
單片機向CPLD寫(xiě)數據時(shí)，讀信號都一直置低電平，寫(xiě)信號口在上升沿時(shí)，CPLD開(kāi)始讀地址，寫(xiě)信號口在下降沿時(shí)，CPLD開(kāi)始讀數據；單片機從CPLD讀數據時(shí)，將讀信號口一直置低電平，讀信號口在上升沿時(shí)，單片機開(kāi)始讀地址，寫(xiě)信號口在下降沿時(shí)，單片機開(kāi)始讀數據。時(shí)序圖如圖2所示。

2．2 DDS信號產(chǎn)生單元
DDS原理：直接數字頻率合成器(Direct DigitalSynthesizer)是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)，一個(gè)直接數字頻率合成器由相位累加器、加法器、波形存儲ROM、D／A轉換器和低通濾波器(LPF)構成。DDS框架圖如圖3所示。

其中K為頻率控制字，P為相位控制字，W為波形控制字，fc為參考時(shí)鐘頻率，N為相位累加器的字長(cháng)，D為ROM數據位及D／A轉換器的字長(cháng)。相位累加器在時(shí)鐘fc的控制下以步長(cháng)K作累加，輸出的N位二進(jìn)制碼與相位控制字P波形控制字W相加后作為波形ROM的地址，對波形ROM進(jìn)行尋址，波形ROM輸出D位的幅度碼S(n)經(jīng)D／A轉換器變成階梯波S(t)，再經(jīng)過(guò)低通濾波器平滑后就可以得到合成的信號波形。合成的信號波形形狀取決于波形ROM中存放大幅度碼，因此用DDS可以產(chǎn)生任意波形。使用50 MHz的晶振理論上DDS可以產(chǎn)生15 MHz左右的失真度小于1％的正弦信號，信噪比可以達到60 dB，信號的輸出頻率可以表示為：
f0=(fc／2n)×M
fc為DDS時(shí)鐘頻率；N為相位累加器位數；M為相位累加器步長(cháng)；f0為輸出頻率。