在視頻監控系統中使用FPGA進(jìn)行視頻處理

視頻監控系統是火車(chē)站、機場(chǎng)、銀行、娛樂(lè )場(chǎng)所、購物中心甚至家庭保安的重要組件。隨著(zhù)安全風(fēng)險的增加，對視覺(jué)監視和記錄事件的需求以多種使用模式激增。因此，新架構必須為橫跨一整套日漸繁雜的視頻監控系統要求的成本效益方案提供可擴展性。

　　上市時(shí)間的壓力、新CODEC標準、日益廣泛的要求（包括先進(jìn)的目標探測、運動(dòng)探測、目標跟蹤和目標跟蹤特性），這些不過(guò)是新型視頻監控架構所面臨挑戰中的幾項。伴隨挑戰而來(lái)的是對可擴展為不同性能范圍的實(shí)現的需求。

視頻監控和DVR系統

　　數字監控系統中的數字視頻錄像機(DVR)正在迅速采用先進(jìn)的數字視頻壓縮。大多數DVR制造商從MPEG-4向H.264高清晰度(HD)CODEC轉移，對更高分辨率和壓縮速度的需求也隨之增加。專(zhuān)用芯片(ASSP) 對大批量應用很有用，但缺少靈活性，開(kāi)發(fā)成本高，而且開(kāi)發(fā)時(shí)間較長(cháng)；大多數高級數字媒體處理器則只能執行 H.264 HD 解碼（而 H.264 HD 編碼比解碼還要復雜得多）。滿(mǎn)足 H.264 HD 性能要求的最佳解決方案是使用一個(gè) FPGA 加上一個(gè)外部 DSP 或數字媒體處理器。

　　使用低成本的 Xilinx FPGA，可以更進(jìn)一步提供運動(dòng)探測、視頻縮放、顏色空間轉換、硬盤(pán)接口和DDR2存儲器接口，還可以將兩個(gè) 27MHz ITU-R BT656 數據流時(shí)分多路傳輸到一個(gè) 54MHz 數據流中，同時(shí)為 DSP 處理器提供視頻加速。要將兩個(gè) ITU-R BT656 數據流多路傳輸到一個(gè) ITU-R BT656 數據流中，僅需要一個(gè)通道視頻端口來(lái)獨立地傳輸完整的二通道視頻數據。要為只有一個(gè) ITU-R BT656 視頻輸入端口的數字媒體處理器提供接口，這種實(shí)現方法非常有用。圖 1 所示就是這樣一種建議架構的框圖。