主存儲器部件的組成與設計

RAM由74LS6116隨機存儲器RAM(每片2048個(gè)存儲單元，每單元為8位二進(jìn)制位)兩片完成字長(cháng)的擴展。地址分配在：2048～4095

靜態(tài)存儲器字、位擴展

主存儲器的讀寫(xiě)過(guò)程

靜態(tài)存儲器地址分配:

為訪(fǎng)問(wèn) 2048 個(gè)存儲單元，要用 11 位地址，把地址總線(xiàn)的低 11 位地址送到每個(gè)存儲器芯片的地址引腳;對地址總線(xiàn)的高位進(jìn)行譯碼，譯碼信號送到各存儲器芯片的/CS 引腳，

◎在按字尋址的存儲器系統中實(shí)現按字節讀寫(xiě)

4、主存儲器實(shí)現與應用中的幾項技術(shù)

(1)動(dòng)態(tài)存儲器的快速讀寫(xiě)技術(shù)

◎快速頁(yè)式工作技術(shù)(動(dòng)態(tài)存儲器的快速讀寫(xiě)技術(shù))

讀寫(xiě)動(dòng)態(tài)存儲器同一行的數據時(shí)，其行地址第一次讀寫(xiě)時(shí)鎖定后保持不變，以后讀寫(xiě)該行多列中的數據時(shí)，僅鎖存列地址即可，省去了鎖存行地址的時(shí)間，加快了主存儲器的讀寫(xiě)速度。

◎EDO(Extended Data Out)技術(shù)

在快速頁(yè)式工作技術(shù)上，增加了數據輸出部分的數據鎖存線(xiàn)路，延長(cháng)輸出數據的有效保持時(shí)間，從而地址信號改變了，仍然能取得正確的讀出數據，可以進(jìn)一步縮短地址送入時(shí)間，更加快了主存儲器的讀寫(xiě)速度。

(2)主存儲器的并行讀寫(xiě)技術(shù)

是指在主存儲器的一個(gè)工作周期(或較長(cháng))可以讀出多個(gè)主存字所采用的技術(shù)。

方案1：一體多字結構，即增加每個(gè)主存單元所包括的數據位，使其同時(shí)存儲幾個(gè)主存字，則每一次讀操作就同時(shí)讀出了幾個(gè)主存字。

方案2：多體交叉編址技術(shù)，把主存儲器分成幾個(gè)能獨立讀寫(xiě)的、字長(cháng)為一個(gè)主存字的主體，分別對每一個(gè)存儲體進(jìn)行讀寫(xiě);還可以使幾個(gè)存儲體協(xié)同運行，從而提供出比單個(gè)存儲體更高的讀寫(xiě)速度。

有兩種方式進(jìn)行讀寫(xiě)：

◎在同一個(gè)讀寫(xiě)周期同時(shí)啟動(dòng)所有主存體讀或寫(xiě)。

◎讓主存體順序地進(jìn)行讀或寫(xiě)，即依次讀出來(lái)的每一個(gè)存儲字，可以通過(guò)數據總線(xiàn)依次傳送走，而不必設置專(zhuān)門(mén)的數據緩沖寄存器;其次，就是采用交叉編址的方式，把連續地址的幾個(gè)存儲字依次分配在不同的存儲體中，因為根據程序運行的局部性特性，短時(shí)間內讀寫(xiě)地址相鄰的主存字的概率更大。

(3)存儲器對成組數據傳送的支持

所謂成組數據傳送就是地址總線(xiàn)傳送一次地址后，能連續在數據總線(xiàn)上傳送多個(gè)數據。而原先是每傳送一次數據要使用兩個(gè)時(shí)鐘周期：先送一次地址，后跟一次數據傳送，即要傳送N個(gè)數據，就要用2N個(gè)總線(xiàn)時(shí)鐘周期，成組數據傳送方式只用N+1個(gè)總線(xiàn)時(shí)鐘周期。

實(shí)現成組數據傳送方式，不僅CPU要支持這種運行方式，主存也能提供足夠高的數據讀寫(xiě)速度，這往往通過(guò)主存的多體結構、動(dòng)態(tài)存儲器的EDO支持等措施來(lái)實(shí)現。