基于FPGA的磁浮軸承控制系統研究

0 引言
磁浮軸承(Magnetic Bearing)是以磁性力完全非接觸式支持旋轉體的軸承，其廣義上的定義是可支持直線(xiàn)運動(dòng)物體的軸承及局部有機械性接觸的軸承。其作用原理是借磁場(chǎng)感應產(chǎn)生的磁浮力來(lái)抵抗重力場(chǎng)及轉軸運動(dòng)時(shí)產(chǎn)生的作用力，將轉軸懸浮起來(lái)，使得轉子與軸承不互相接觸。

1 磁軸承控制系統
磁軸承控制系統的研究一直是磁軸承技術(shù)研究的熱點(diǎn)和難點(diǎn)，磁軸承控制系統一般包括無(wú)接觸的位移傳感器、功率放大器、控制器和電磁激勵器(即電磁線(xiàn)圈和轉軸)四部分。本文研究的立式磁懸浮軸承結構如圖1所示。對于立式結構的電機系統來(lái)講，軸向軸承主要承載的是轉子本身的自重，屬于單方向靜態(tài)載荷，而其動(dòng)態(tài)載荷相對較小，所以可采用單邊工作方式的圓盤(pán)電磁鐵系統。而徑向軸承無(wú)靜態(tài)載荷，但需要承擔雙向的動(dòng)態(tài)載荷，因此，可以在每個(gè)自由度上設計兩個(gè)電磁鐵來(lái)進(jìn)行差動(dòng)控制，以使其產(chǎn)生正向力和負向力來(lái)滿(mǎn)足動(dòng)態(tài)載荷的雙向變化要求。
由于控制算法往往較為復雜，在磁軸承的控制器設計上，一般都采用數字控制方法，即建立基于DSP(Digital Signal Processor)的控制平臺。然而，隨著(zhù)微電子技術(shù)的發(fā)展，FPGA(Field Programmable Gate Array，即現場(chǎng)可編輯門(mén)陣列)以其性能好、規模大、可重復編程、開(kāi)發(fā)投資小等優(yōu)點(diǎn)，正逐漸成為各種電子產(chǎn)品不可或缺的重要部件。其高性能的并行性、定制化、靈活性和高性?xún)r(jià)比等特性正使得FPGA可編程門(mén)陣列器件成為實(shí)現高性能數字信號處理和數字系統控制的首選器件之一。

2 現場(chǎng)可編程門(mén)陣列(FPGA)
FPGA (Field Programmable Gate Atray)是現場(chǎng)可編程門(mén)陣列的英文縮寫(xiě)，是可編程專(zhuān)用集成電路(ASIC)的一種(同類(lèi)的還包括CPLD)。1984年，Xilinx公司首創(chuàng )了現場(chǎng)可編程邏輯陣列(FP-GA)這一創(chuàng )新性技術(shù)，并于1985年首次推出了世界上第一塊FPGA芯片。在二十多年的發(fā)展過(guò)程中，FPGA的硬件體系結構和軟件開(kāi)發(fā)工具都在不斷的完善且日趨成熟。從最初的1200個(gè)可用門(mén)到90年代時(shí)的幾十萬(wàn)個(gè)可用門(mén)，發(fā)展到目前的數百萬(wàn)門(mén)至上千萬(wàn)門(mén)的單片FPGA芯片，Xilinx、Ahera等世界頂級廠(chǎng)商已經(jīng)將FPGA器件的集成度提高到了一個(gè)新的水平。
本文使用的是Spartan－3E Starter Kit Board開(kāi)發(fā)板，芯片采用Xilinx公司的Spartan-3E系列中的XC3S500E芯片。XC3S500E系統門(mén)資源包括1164個(gè)可配置單元(可換算為4656個(gè)片資源)、4個(gè)DCM、360K位塊存儲器、20個(gè)乘法器以及232個(gè)可以使用的IO端口。設計時(shí)可以采用MathWorks公司的Matlab和Xilinx公司的System Generator來(lái)負責系統級設計。
Matlab作為線(xiàn)性系統的一種分析和仿真工具，在工程和計算科學(xué)上有著(zhù)廣泛的應用。Simulink作為Matlab的一個(gè)工具箱(toolbox)，在整個(gè)的數字信號處理(Digital Signal Processing，DSP)設計中起著(zhù)舉足輕重的作用。它是一個(gè)交互式的工具，可用于對復雜的系統進(jìn)行建模、仿真和分析。System Generator是Xilinx公司的一個(gè)模塊集(blockset)，是simulink的一個(gè)插件，其中設置了Xilinx特有的DSP功能的IP核，也包括了基本DSP函數和邏輯算符，如FIR ( Finite Impulse Re-sponse)、FFT(Fast Fourier Transform)、存儲器、數學(xué)函數、轉換器、延時(shí)線(xiàn)等。這些預先定義好的模塊保證了FPGA實(shí)現時(shí)的位(-bit)和周期(-cycle)的正確性。使用它可以自動(dòng)生成VHDL／Verilog語(yǔ)言、測試向量以及可以對ModelSim進(jìn)行仿真的“．do'’文件。為了得到最佳的性能、密度和可預測性，System Generator還會(huì )自動(dòng)將特定的設計模塊映射成高度優(yōu)化了的IP核模型。XilinxBlockset中的模塊，有的可以直接映射到硬件，有的對應著(zhù)IP核。它們中每個(gè)都可以根據設計要求更改參數，并支持雙精度和定點(diǎn)的算法。這個(gè)模塊集是一個(gè)可以外部擴展的庫，使用的是C++的定點(diǎn)算法，所以，用戶(hù)可以創(chuàng )建自己的基于C++類(lèi)的Simulink庫元件，以在設計中被當作黑箱(Blackbox)處理。System Generator同Simulink模型工具相結合，可以參數化、最優(yōu)化算法。也可以自動(dòng)從行為級的系統模型轉換到FPGA實(shí)現，且其間不再需要手工重設，因而大大節省了開(kāi)發(fā)時(shí)間并降低了出錯概率。通過(guò)軟件，用戶(hù)可以在DSP函數的算法、性能、節能、硅片面積中進(jìn)行選取，以便快速分析出它的運算速度和花費。