基于Stratix III的DDR3 SDRAM控制器設計
加入技術(shù)交流群
3.1 ALTMEMPHY設計
ALTMEMPHY是可配置參數的宏功能，用戶(hù)可根據設計需要配置相應參數[3]。ALTMEMPHY主要 包括時(shí)鐘與復位管理、地址與指令通路、讀數據通路、寫(xiě)數據通路、自校準等組成模塊。
時(shí)鐘與復位管理模塊主要負責時(shí)鐘信號的產(chǎn)生與移相，以及時(shí)鐘網(wǎng)絡(luò )類(lèi)型的控制；地址與 指令通路負責接收控制器輸出的地址和指令信號，并將其從半速率時(shí)鐘轉換為全速率時(shí)鐘；讀 數據通路是采集從存儲器讀出的數據，并將其再同步到系統時(shí)鐘域；寫(xiě)數據通路將控制器輸出 的半速率數據轉換為雙倍速率（DDR）信號，以寫(xiě)入DDR3器件；自校準模塊用于系統上電時(shí)自動(dòng) 校準DDR3器件的過(guò)程變量，以獲得最大的時(shí)序余量，消除來(lái)自讀數據通路的不確定因素，提高 系統高頻工作下的穩定性。圖3所為Stratix III器件中讀數據通路的結構框圖，由圖中可以看 出DDR與HDR轉換的過(guò)程中數據總線(xiàn)寬度及時(shí)鐘頻率的變化。
用戶(hù)自定義控制器部分主要由以下模塊組成：主控模塊、地址與指令譯碼、數據緩沖、時(shí) 鐘同步、初始化與刷新請求等[4]。 主控模塊主要由有限狀態(tài)機實(shí)現，完成系統從上電開(kāi)始所有狀態(tài)間的轉換、任務(wù)調度、總 線(xiàn)仲裁、時(shí)序同步等，并對其他模塊產(chǎn)生相應的控制信號，協(xié)調各模塊工作；地址與指令譯碼 模塊在主控模塊的控制下，完成對系統各種訪(fǎng)問(wèn)指令和訪(fǎng)問(wèn)地址的解碼與匹配；數據緩沖負責 在與ALTMEMPHY進(jìn)行數據傳輸過(guò)程中對數據進(jìn)行FIFO緩沖和同步；時(shí)鐘同步模塊采用了PLL鎖相 環(huán)電路設計，為ALTMEMPHY提供參考時(shí)鐘，同時(shí)接收ALTMEMPHY輸出的同步時(shí)鐘phy_clk作為系統 時(shí)鐘，完成各模塊之間的同步；初始化與刷新請求模塊完成SDRAM器件的初始化及自刷新操作。
3.3 設計注意事項
本系統工作頻率高，任何微小的時(shí)序錯誤都可能導致系統不能正確工作。雖然ALTMEMPHY 結構可以在一定程度上減小時(shí)序錯誤，但在設計過(guò)程中仍要做好代碼的優(yōu)化，盡量采用同步電 路設計方法，消除競爭冒險現象，保證數據接口的同步等。
另外，在設計中要遵照Altera提供的設計規范進(jìn)行設計，如時(shí)鐘信號要從片上PLL專(zhuān)用的全 局時(shí)鐘引腳輸入以減小時(shí)鐘傾斜；各種時(shí)鐘分別配置于各自獨立的時(shí)鐘局域網(wǎng)絡(luò )內以避免相位 攪動(dòng)；對周期、建立、保持時(shí)間等關(guān)鍵參數添加相應的約束等等，以提高設計的工作頻率，增 強系統的穩定性。
設計采用的FPGA為Stratix III系列中的EP3SL150F1152-C2。Stratix III是Altera公司剛剛面市高端FPGA系列，也是目前少數支持DDR3接口的FPGA之一。Stratix III系列提供讀寫(xiě)均衡、 DQ去斜移I/O延時(shí)、動(dòng)態(tài)片內匹配等功能，并且使用可配置鎖相環(huán)(PLL)來(lái)補償電壓和溫度變化， 以充分發(fā)揮DDR3存儲器的優(yōu)勢。Stratix III器件支持最大時(shí)鐘速率400 MHz、最大數據速率800 Mbps的DDR3[5]。軟件設計在A(yíng)ltera公司的Quartus II 7.2平臺上，運用自頂向下的設計思想， 采用VHDL語(yǔ)言加電路圖混合設計的方法完成。測試讀寫(xiě)仿真時(shí)序如圖4所示。
本設計采用Samsung公司的1Gb容量DDR3 SDRAM芯片K4B1G0846C-ZCF7予以實(shí)現。該芯片組織 結構為16Mbit x 8 I/Os x 8banks，速率為800Mbps。通過(guò)仿真和工作實(shí)測，系統穩定工作頻率 達到400MHz，8位數據總線(xiàn)帶寬最大傳輸率達到800MB／s[6]。 從設計的仿真及實(shí)現結果可以看出，這種結構的控制器具有很高的傳輸速度和穩定的性能 表現，可以作為下一代存儲設備廣泛運用于各種高速高性能系統設計中。同時(shí)，該設計為相關(guān) 控制器的開(kāi)發(fā)和研制提供了實(shí)例，具有良好的參考和應用價(jià)值。
本文作者創(chuàng )新點(diǎn)：提出了一種基于Stratix III的DDR3 SDRAM控制器的設計方法，采用 ALTMEMPHY宏功能結合自定義控制器的結構，即保證了系統在高速運行時(shí)的穩定性，又可以根據 用戶(hù)需要靈活改變參數設置，可廣泛應用于各種相關(guān)高速數字系統。
評論