基于Stratix III的DDR3 SDRAM控制器設計

　1 引言

　　DDR3 SDRAM是由JEDEC（電子設備工程聯(lián)合委員會(huì )）制定的全新下一代內存技術(shù)標準，具有 速度更快、功耗更低、效能更高以及信號質(zhì)量更好等優(yōu)點(diǎn)，對于解決高速系統(例如某些高速圖 像處理系統)設計中由于存儲器的處理速度和帶寬所產(chǎn)生的瓶頸，改善和提高系統性能提供了更 好的解決方案。

　　本文在分析DDR3 SDRAM的特點(diǎn)和基本控制方式的基礎上，給出了采用Altera公司最新的 ALTMEMPHY高速存儲器接口方案設計的DDR3 SDRAM控制器，并在A(yíng)ltera公司的StratixIII系列 FPGA上完成了驗證和實(shí)現。目前，使用該控制器的DDR3 SDRAM已經(jīng)在某真三維立體顯示器項目 中作為高速圖像緩存得到了實(shí)際應用。

　　2 DDR3 SDRAM的特點(diǎn)

　　與上一代器件相比，DDR3內存技術(shù)仍然采用了在時(shí)鐘的上升沿和下降沿同時(shí)進(jìn)行數據傳輸 的基本方式，工作原理與控制方式基本相同，但又有著(zhù)一些不同的新特點(diǎn)：擁有兩倍于DDR2的 8bit預?。╬refetch）能力；突發(fā)長(cháng)度（Burst Length，BL）固定為8，且增加了突發(fā)突變（Burst Chop）模式；新增了重置（Reset）功能，可以使DDR3達到功耗最小的狀態(tài)等[1]。

　　與其它SDRAM一樣，DDR3 SDRAM的操作指令主要通過(guò)RAS（行地址選擇）、CAS（列地址選擇）、 WE（寫(xiě)使能信號）、CS（片選信號）以及CKE（時(shí)鐘使能信號）的高低電平組合來(lái)實(shí)現。但基于 其自身特點(diǎn)，DDR3指令集內不但對原有的指令做了很多改動(dòng)，同時(shí)也增加了一些新的指令，時(shí) 序方面也有一定的差別。

　　在讀寫(xiě)操作方面，與DDR2一樣，讀操作時(shí)由內存給出一個(gè)與數據同步的DQS信號，它的邊沿 與讀數據一致；寫(xiě)操作時(shí)，控制器同樣給出一個(gè)與數據同步的數據濾波信號DQS，它的邊沿處于寫(xiě)數據當中．DDR3具有on-the-fly突發(fā)模式，允許用戶(hù)在此模式下選擇4或8的突發(fā)長(cháng)度。圖1 給出了DDR3內存典型的讀／寫(xiě)操作時(shí)序圖[2]。

　　3 DDR3 SDRAM控制器的設計

　　DDR3 SDRAM控制器的設計方法采用了Altera推薦的ALTMEMPHY+用戶(hù)自定義控制器的結構。 與傳統SDRAM控制器相比，此結構加入了ALTMEMPHY接口部分。ALTMEMPHY宏功能是Altera開(kāi)發(fā)的 能夠動(dòng)態(tài)自校準的數據通路，允許用戶(hù)在Stratix III等器件中快速建立物理層接口（physical layer interface），連接FPGA內部控制邏輯和外部存儲器。使用ALTMEMPHY的的突出優(yōu)點(diǎn)是可 以通過(guò)訓練模式和校準功能來(lái)消除FPGA和存儲器在制造工藝中的偏差。在工作過(guò)程中，它利用 跟蹤機制來(lái)跟蹤并補償FPGA內部的電壓或者溫度變化，而且不會(huì )中斷數據傳輸。DDR3 SDRAM控 制器的邏輯框圖如圖2所示，主要包括ALTMEMPHY和用戶(hù)自定義控制器兩部分。

　　為了簡(jiǎn)化內部邏輯設計，提高系統性能，控制器設計采用半速率方案。所謂半速率方案， 就是將雙倍數據速率（DDR）轉換為時(shí)鐘頻率減半，并且只在時(shí)鐘上升沿進(jìn)行數據采集的半數據 速率（HDR）。采用半速率方案后，內部邏輯頻率為外部存儲器接口頻率的一半，但是內部數據 總線(xiàn)的寬度是外部數據總線(xiàn)寬度的4倍。在內部頻率受限，外部引腳數給定時(shí)，半速率方案比全 速率方案支持的帶寬加倍。