基于VHDL的可變速彩燈控制器的設計
加入技術(shù)交流群
硬件描述語(yǔ)言(HDL)是相對于一般的計算機軟件語(yǔ)言如C，Pascal而言的。HDL是用于設計硬件電子系統的計算機語(yǔ)言，它描述電子系統的邏輯功能、電路結構和連接方式。設計者可以利用HDL程序來(lái)描述所希望的電路系統，規定其結構特征和電路的行為方式，然后利用綜合器和適配器將此程序變成能控制FPGA和CPLD內部結構，并實(shí)現相應邏輯功能的門(mén)級或更底層的結構網(wǎng)表文件和下載文件。VHDL(VeryHigh Speed Integrated Circuit Hardware descriptionLangtuage)主要用于描述數字系統的結構、行為、功能和接口。與其他的HDL語(yǔ)言相比，VHDL具有更強的行為描述能力，從而決定了它成為系統設計領(lǐng)域最佳的硬件描述語(yǔ)言。強大的行為描述能力是避開(kāi)具體的器件結構。從邏輯行為上描述和設計大規模電子系統的重要保證。在文獻中作者從不同的角度闡述了EDA技術(shù)的應用，它具有功能強大、描述能力強、可移植性好、研制周期短、成本低等特點(diǎn)，即使設計者不懂硬件的結構，也能進(jìn)行獨立的設計。本文以Alter公司提供的Max+PlusⅡ為平臺，設計一個(gè)可變速的彩燈控制器，可以在不修改硬件電路的基礎上，僅通過(guò)更改軟件就能實(shí)現任意修改花型的編程控制方案，實(shí)現控制16只LED以8種花型和4種速度循環(huán)變化顯示，而且設計非常方便，設計的電路保密性強。
l 設計原理
用VHDL進(jìn)行設計，首先應該理解，VHDL語(yǔ)言是一種全方位硬件描述語(yǔ)言，包括系統行為級，寄存器傳輸級和邏輯門(mén)級多個(gè)設計層次。應充分利用VHDL“自頂向下”的設計優(yōu)點(diǎn)以及層次化的設計概念，層次概念對于設計復雜的數字系統是非常有用的，它使得我們可以從簡(jiǎn)單的單元入手，逐漸構成龐大而復雜的系統。
首先應進(jìn)行系統模塊的劃分，規定每一個(gè)模塊的功能以及各模塊之間的接口，最終設計方案分為三大模塊：16路花樣彩燈控制器、四頻率輸出分頻器、四選一控制器。四選一控制器從分頻器中選擇不同頻率的時(shí)鐘信號輸送到彩燈花樣控制器，從而達到控制彩燈閃爍速度的快慢和花型的的變換。
下面是本次設計的頂層模塊原理圖如圖1所示。
2 子模塊及其功能
(1)四頻率輸出分頻器。根據要求有4種速度的變化，每種都要顯示8種花樣，就要用到三位計數器和16位數字譯碼器。其次，速度有4種變化，而只有一個(gè)輸入的時(shí)鐘信號，所以要對輸入的時(shí)鐘信號進(jìn)行分頻，本次設計采用了二分頻、四分頻、八分頻和15分頻得到4種不同頻率的信號。
二分頻電路的程序代碼如下：
四分頻電路的設計有兩種方案：一是把兩個(gè)二分頻電路串聯(lián)起來(lái)(見(jiàn)圖2，3)，實(shí)現四分頻；二是修改二分頻電路的程序代碼來(lái)實(shí)現，做如下修改：
同理，八分頻電路的設計也有兩種方案：一種是把兩個(gè)四分頻電路串聯(lián)起來(lái)，實(shí)現八分頻；一種是修改二分頻電路的程序代碼，只需做如下修改即可：
15分頻電路如圖4所示，仿真圖如圖5所示。代碼如下：
評論