基于CMOS圖像傳感器OV7720的網(wǎng)絡(luò )攝像機設計
2 系統總體設計
2.1 系統組成
系統總體設計分為硬件設計和軟件設計兩個(gè)部分。硬件設計模塊主要包括微控制器模塊、網(wǎng)絡(luò )接口模塊和相機控制模塊三部分。微控制器模塊主要由主控芯片、DATAFLASH和SDRAM組成,其中主控芯片是整個(gè)系統的核心,負責整個(gè)系統的調度工作。DATAFASH里固化了嵌入式Linux內核及其文件系統、應用軟件和系統配置文件。SDRAM作為內存供系統運行使用。網(wǎng)絡(luò )接口模塊主要是配合主控芯片傳送MPEG-4碼流。相機的控制模塊主要是由OV529和OV7720芯片組成,通過(guò)SCCB(Serial Camera Control Bus)將傳感器的視頻流傳送到OV529;OV529通過(guò)控制OV7720將視頻流轉化成MEPG-4碼流,并完成轉發(fā)控制相機命令的功能。當系統啟動(dòng)時(shí),微控制器通過(guò)SPI將Linux內核轉入SDRAM中,系統從SDRAM中啟動(dòng)。
軟件設計部分主要包括嵌入式Linux移植、CGI控制程序和MEPG-4解碼程序三個(gè)部分。嵌入式Linux系統存放到由AT91SAM7X256控制的DAT-AFLASH中,它負責整個(gè)系統軟件的調度工作。CGI控制程序主要負責對攝像機的控制和對MPEG-4視頻流的相關(guān)設置。MEPG-4解碼程序主要負責對通過(guò)網(wǎng)絡(luò )得到的MPEG-4數據流的解碼工作。
2.2 SCCB通信規范
SCCB(Serial Camera Control Bus)是OminiVision公司定義的主從模式串行通信協(xié)議,用于控制該公司圖像傳感器系列芯片的內部寄存器。該協(xié)議有通信使能信號SIO_E、時(shí)鐘信號SIO_C和數據信號SIO_D,在簡(jiǎn)化引腳的封裝中不再提供SIO_E引腳,協(xié)議也變成了兩線(xiàn)串行通信。協(xié)議支持的最高串行通信速率是400 Kb/s,規定圖像傳感器在通信中只能作為SLAVE工作。一SCCBMASTER可以控制1~8個(gè)SLAVE工作,由不同的ID來(lái)識別,在只有一個(gè)SLAVE時(shí)固定SLAVE的ID為42H(寫(xiě))和43H(讀)。該協(xié)議符合網(wǎng)絡(luò )攝像機CPU的I2C口時(shí)序子集,設計中OV529作為SCCB的MASTER,并且只帶1個(gè)SLAVE OV7720。協(xié)議要求數據線(xiàn)必須在時(shí)鐘信號高電平期間穩定,在低電平時(shí)更新。協(xié)議支持3字節寫(xiě)、2字節寫(xiě)和2字節讀三種傳輸模式。傳輸數據時(shí)每個(gè)字節包括9位串行數據位,除了8位數據,還有第9位不相關(guān)位或NA位,用在有多個(gè)SLAVE的系統來(lái)標識通信是否完成。SLAVE可以用兩種方式應答該位,一種是正在被寫(xiě)的SLAVE在收到數據后驅動(dòng)該位為0表示成功;另一種是SLAVE不應答該位,這種情況下所有SLAVE的第9位保持懸空。在3字節寫(xiě)周期MASTER必須提供子地址,即芯片中寄存器的地址,第3字節為所寫(xiě)數據。讀周期不提供子地址,但必須由MASTER把數據后的NA位(第9位)驅動(dòng)為高電平。所以在每個(gè)讀周期前必須有3字節或2字節寫(xiě)操作,使SLAVE獲得寄存器地址,其中的2字節寫(xiě)周期并沒(méi)有寫(xiě)數據,它的用途是在讀操作前提供給SLAVE子地址。
3 硬件系統實(shí)現
3.1 微控制器模塊
微控制器模塊是該系統的核心部件,采用Atmel公司的ARM7芯片AT91SAM7X256作為系統的主控芯片。它是一款Atmel 32位ARM RISC處理器小引腳數FLASH微處理器,主頻為55 MHz,處理速度快,功能強,性?xún)r(jià)比高,能很好地滿(mǎn)足嵌入式Linux系統的需求。它在系統中的主要作用是在系統上電時(shí)配置其他芯片的功能寄存器,在正常工作狀態(tài)下調度整個(gè)系統工作,通過(guò)片內以太網(wǎng)控制器控制物理層芯片發(fā)送碼流,并通過(guò)片內的SPI總線(xiàn)實(shí)現對外圍DATAFLASH和SDRAM的控制。
3.2 網(wǎng)絡(luò )模塊
AT91SAM7X256的在片以太網(wǎng)卡端口與網(wǎng)絡(luò )物理層芯片DM9161E的MII接口通信。發(fā)送數據時(shí)首先置發(fā)送使能信號ETXEN有效。數據發(fā)送端ETX0~ETX1與DM9161E的ETX0~ETX1引腳對應連接,作為數據發(fā)送通道,以DM9161E的時(shí)鐘信號REF_CLK發(fā)送數據。數據接收端ERX0~ERX1與DM9161E的RXD0~RXD1引腳對應連接,作為數據接收通道。管理時(shí)鐘信號EMDC和管理數據輸入/輸出信號EMDIO用于芯片控制參數的寫(xiě)入和讀取。DM9161E的MDINTR端用來(lái)產(chǎn)生中斷信號。片內以太網(wǎng)卡通過(guò)DMA通道進(jìn)行數據發(fā)送,不影響AT91SAM7X256的正常運行。首先正確設置傳送控制寄存器和傳送地址寄存器的傳送數據塊字節數、數據塊存儲首地址等參數,隨后依次從指定數據存儲區地址讀取數據,送入內部發(fā)送緩沖器中,由MAC對數據進(jìn)行封裝發(fā)送,同時(shí)記錄已傳送字節數,直到數據塊發(fā)送完畢。當發(fā)送完一組數據后,發(fā)出DMA中斷請求,由AT91SAM-7X256進(jìn)行相應的處理。整個(gè)網(wǎng)絡(luò )子系統電路由AT91SAM7X256控制和調度。
評論