基于FPGA的數字磁通門(mén)傳感器系統設計和實(shí)現

摘要：針對傳統磁通門(mén)信號處理電路中模擬元件的缺點(diǎn)，設計一種基于現場(chǎng)可編程門(mén)陣列(FPGA)的數字磁通門(mén)系統。整個(gè)系統采用閉環(huán)結構，由激勵產(chǎn)生模塊、信號處理拱塊和負反饋模塊組成。外圍模擬電路用高速D／A、A／D芯片取代，有利于系統溫度穩定性的提到。FPGA內的數字邏輯實(shí)現了磁通門(mén)信號解算、激勵正弦信號發(fā)生、D／A、A／D輸入／輸出串并轉換的功能，首先用硬件描述語(yǔ)言(HDL)設計并仿真，然后下載、配置到FPGA中，調試完成后進(jìn)行實(shí)驗，通過(guò)實(shí)時(shí)處理雙鐵芯磁通門(mén)傳感器探頭輸出信號對系統進(jìn)行測試。實(shí)驗結果證實(shí)了系統功能的正確性。閉環(huán)結構的采用提高了系統信號梯度線(xiàn)性度，與模擬系統相比，基于數字邏輯的設計溫度性能更穩定，更易于小型化，可移植性更強。
關(guān)鍵詞：磁通門(mén)；現場(chǎng)可編程門(mén)陣列；硬件描述語(yǔ)言；信號梯度線(xiàn)性度

0 引言
磁通門(mén)傳感器最早于1935年發(fā)明并投入應用，用于靜態(tài)或者低頻變化的弱磁檢測，擁有其他磁敏元件難以媲美的靈敏度和可靠性，在磁場(chǎng)測量領(lǐng)域一直占據著(zhù)不可替代的位置。磁通門(mén)傳感器適用于地磁或人體磁場(chǎng)的檢測，在航空、航天、地質(zhì)勘探、醫療衛生等領(lǐng)域有著(zhù)廣泛的應用。
磁通門(mén)傳感器探頭通常采用類(lèi)似于變壓器的雙鐵芯結構，利用軟磁鐵芯變化磁導率的特性將被測磁場(chǎng)調制成激勵信號的偶次諧波。信號處理系統對探頭輸出加以處理，從中提取與被測磁場(chǎng)大小相關(guān)的信號，轉換成直流量并輸出。
傳統的磁通門(mén)信號處理電路采用模擬元器件，溫度性能?chē)乐氐厥艿接绊?，且很難小型化，可移植性也很差。與之相比，現代數字磁通門(mén)系統，溫度性能穩定，體積小，可移植性強。根據應用的具體情況，可選的實(shí)現方式多樣，有單片機、可編程數字邏輯，或數字信號處理(DSP)芯片等。
FPGA(Field Programmable Gate Array)是一種高速的可編程邏輯芯片，具有其他設備難以比擬的靈活性，其大部分引腳的功能、內部電路結構完全由用戶(hù)根據需要定義。FPGA器件具有很高的實(shí)用價(jià)值，一方面可以作為專(zhuān)用集成電路的替代品，直接在最終產(chǎn)品中使用，另一方面，也可以在專(zhuān)用集成電路開(kāi)發(fā)流程中，做行為驗證工具。
在本文中，描述了一種基于FPGA的磁通門(mén)系統的實(shí)現，系統采用閉環(huán)結構，對磁通門(mén)傳感器探頭輸出的數據進(jìn)行實(shí)時(shí)處理，提取出反映被測低頻磁場(chǎng)大小的直流信號。

1 磁通門(mén)系統結構和工作原理
如圖1所示，整個(gè)系統的硬件包括磁通門(mén)傳感器探頭，DAC，ADC和FPGA。功能上可分為傳感器激勵源、磁通門(mén)信號解算、負反饋回路三個(gè)模塊。

FPGA內的正弦激勵發(fā)生電路和外部DAC一起構成傳感器激勵源模塊。高速ADC和FPGA內的A／D接口、相敏整流、低通濾波電路構成磁通門(mén)信號解算模塊。積分放大、D／A接口、高速DAC，以及反饋網(wǎng)絡(luò )共同構成了負反饋模塊。