<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
基于FPGA的數字磁通門(mén)傳感器系統設計和實(shí)現
作者：
時(shí)間：2011-07-26
來(lái)源：網(wǎng)絡(luò )
收藏
系統工作時(shí)，在激勵信號的驅動(dòng)下，磁通門(mén)探頭的感應線(xiàn)圈感應環(huán)境磁場(chǎng)大小，產(chǎn)生磁通門(mén)信號，經(jīng)隔直濾波后通過(guò)高速ADC芯片轉換成串行數據送FPGA的處理。在FPGA中，ADC芯片采集到的串行數據先轉換成并行數據，然后通過(guò)相敏整流、低通濾波后得到直流信號。低通濾波的結果積分放大后經(jīng)D／A接口轉換成串行數據送高速DAC芯片轉換成模擬信號，經(jīng)反饋電阻反饋到磁通門(mén)探頭的補償線(xiàn)圈(即感應線(xiàn)圈)，抵消環(huán)境磁場(chǎng)。
由于采用閉環(huán)結構，前向通道上積分放大環(huán)節的增益可視作無(wú)窮大，根據自動(dòng)控制原理，整個(gè)系統是無(wú)差系統，傳感器探頭實(shí)際上工作在“零場(chǎng)”條件下，反饋電流產(chǎn)生的磁場(chǎng)和環(huán)境磁場(chǎng)大小相的方向相反，D／A的前端信號，即積分放大環(huán)節的輸出反映被測磁場(chǎng)的大小。整個(gè)系統的信號梯度主要取決于反饋系數的大小，具有良好的線(xiàn)性度。
2 磁通門(mén)信號的特點(diǎn)和處理方法
磁通門(mén)系統的核心是信號處理電路。
磁通門(mén)傳感器探頭輸出的偶次諧波(以二次為主)是有用的磁通門(mén)信號，而其他頻率的信號都是有害噪聲。在實(shí)際應用中，通常采用“相敏整流-低通濾波”方法處理磁通門(mén)信號。首先用相敏整流進(jìn)行頻譜的調整，通過(guò)采用與二次諧波同頻率的方波基準乘傳感器探頭的輸出，將二次諧波磁通門(mén)信號轉換為直流分量，然后用低通濾波濾除其他頻率分量，得到反映被測磁場(chǎng)大小的直流量。
低通濾波器輸出是相敏整流結果的直流分量，與磁通門(mén)傳感器探頭輸出的二次諧波的幅值線(xiàn)性相關(guān)，反映被測磁場(chǎng)大小。
3 硬件電路設計
在該設計中，FPGA芯片選用Altera公司CYCLONEⅡ系列的EP2C35F626C5，工作速度快，可定義引腳豐富，邏輯單元數量可觀(guān)，性?xún)r(jià)比高。FPGA的工作時(shí)鐘為50 MHz。
磁通門(mén)激勵起到驅動(dòng)傳感器工作的作用，由D／A模塊轉換FPGA輸出的正弦數字信號產(chǎn)生；本設計中，激勵頻率為3．051 kHz，是FPGA工作時(shí)鐘的64×256分頻，速度相對較低，且精度要求不高，故DAC采用12位并口DA1210芯片。
在閉環(huán)系統的前向通道中，A／D模塊是偏差檢測環(huán)節，對傳感器探頭輸出進(jìn)行采樣。該設計中，二次諧波一個(gè)周期采樣128個(gè)點(diǎn)，即ADC采樣頻率是探頭輸出二次諧波頻率的128倍，也就是781．25 kHz。采用AD7980芯片作為A／D轉換器，該芯片具有16位精度，轉換速度高達1 MSPS，可以滿(mǎn)足要求。
在反饋回路中，D／A模塊作為低頻補償環(huán)節，需要具有較高的精度，而轉換速率可以較低；該設計采用DA8552芯片，具有16位精度和100 KSPS的轉換速率。
4 FPGA內部電路設計
4．1 A／D接口和D／A接口
由于前向通道的ADC芯片、反饋回路的DAC芯片都采用串口通信，因此設計了專(zhuān)用的A／D接口和D／A接口，實(shí)現了A／D輸入和D／A輸出的串并／并串轉換。
4．2 正弦激勵發(fā)生
正弦激勵發(fā)生采用查表的方式實(shí)現。用12×256b的ROM存一幅12位正弦波表，以FPGA時(shí)鐘頻率的1／64，即781．25kHz掃描，產(chǎn)生3．051 kHz的12位數字正弦信號。
技術(shù)專(zhuān)區
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"><delect id="yhprb"></delect></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<small id="yhprb"></small>]]><![CDATA[<dfn id="yhprb"><delect id="yhprb"></delect></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]><![CDATA[<dfn id="yhprb"><s id="yhprb"></s></dfn>]]>
加入技術(shù)交流群
評論