基于EPM1240的SDRAM控制器的設計

摘要：SDRAM的讀寫(xiě)邏輯復雜，最高時(shí)鐘頻率達100 MHz以上，普通單片機無(wú)法實(shí)現復雜的SDRAM控制操作，復雜可編程邏輯器件CPLD具有編程方便，集成度高，速度快，價(jià)格低等優(yōu)點(diǎn)。因此選用CPLD設計SDRAM接口控制模塊，簡(jiǎn)化主機對SDRAM的讀寫(xiě)控制。通過(guò)設計基于CPLD的SDRAM控制器接口，可以在STM系列、ARM系列、STC系列等單片機和DSP等微處理器的外部連接SDRAM，增加系統的存儲空間。
關(guān)鍵詞：SDRAM；接口；Verilog；CPLD

數據采集處理技術(shù)是現代信號處理的基礎，廣泛應用于雷達、聲納、軟件無(wú)線(xiàn)電、瞬態(tài)信號測試等領(lǐng)域。隨著(zhù)信息科學(xué)的飛速發(fā)展，人們面臨的信號處理任務(wù)越來(lái)越繁重，對數據采集處理系統的要求也越來(lái)越高。近年來(lái)復雜可編程邏輯器件(Complex Programable Logic Dev ice，CPLD)由于其設計靈活性、更強的適應性及可重構性，結合同步動(dòng)態(tài)隨機訪(fǎng)問(wèn)存儲器(Synchronous Dynamic Random Access Memory，SDRAM)的高速、大容量、價(jià)格優(yōu)勢，在設計高速實(shí)時(shí)數據采集系統時(shí)受到了廣泛的關(guān)注。SDRAM(同步動(dòng)態(tài)隨機訪(fǎng)問(wèn)存儲器)具有價(jià)格低廉、密度高、數據讀寫(xiě)速度快的優(yōu)點(diǎn)，從而成為數據緩存的首選存儲介質(zhì)。

1 SDRAM的基本操作
SDRAM稱(chēng)為同步動(dòng)態(tài)隨機存儲器，同步是指其時(shí)鐘頻率與CPU前端總線(xiàn)的系統時(shí)鐘頻率相同，SDRAM可以使所有的輸入輸出信號保持與系統時(shí)鐘同步，并且內部的命令的發(fā)送與數據的傳輸都以它為基準；動(dòng)態(tài)是指存儲陣列需要不斷刷新來(lái)保證數據不丟失；隨機是指數據不是線(xiàn)性依次存儲，而是自由指定地址進(jìn)行數據的讀寫(xiě)。由于SDRAM為了提高存儲容量，采用硅片電容來(lái)存儲信息，隨著(zhù)時(shí)間的推移，必須給電容重新充電和刷新來(lái)保持電容里的數據信息。
在對SDRAM進(jìn)行存取數據操作之前，首先要對其初始化，即設置SDRAM的普通模式寄存器和擴展模式寄存器，確定SDRAM的工作方式，這些設置包括突發(fā)長(cháng)度、突發(fā)類(lèi)型、CAS潛伏期和工作模式的設置。在SDRAM芯片內部有一個(gè)邏輯控制單元，并且有一個(gè)模式寄存器為其提供控制參數。因此，每次開(kāi)機時(shí)SDRAM都要先對這個(gè)控制邏輯核心進(jìn)行初始化。初始化過(guò)程如圖1所示。

1．1 模式寄存器的設置
Mode Register Set：模式寄存器設置，是指對SDRAM的工作方式做一定義，對寄存器的設置，可以在每次系統啟動(dòng)時(shí)，也可以在每次存取之間進(jìn)行，當SDRAM掉電時(shí)，系統重新啟動(dòng)后必須重寫(xiě)模式寄存器。其空間安排如下表1所示：

Burst Length：決定當接受到一個(gè)讀寫(xiě)信號時(shí)可以讀取的最大的列數目，對于連續讀取模式，其值可以為1，2，4，8或整頁(yè)(full page)，當為隔行讀取模式是，其值為1，2，4，8。
Burst Type：決定讀取模式為連續方式還是隔行方式。
CAS Latency：決定當一個(gè)讀信號有效到第一個(gè)數值在數據線(xiàn)上有效時(shí)之間的間隔延遲時(shí)間，延遲時(shí)間可以設定為1，2或3個(gè)時(shí)鐘周期。例如：如果延遲時(shí)間為m，讀信號在n時(shí)刻有效，那么數據將在第m+n個(gè)時(shí)鐘信號有效，如果相應的讀取時(shí)間適合的話(huà)，而在m+n-1時(shí)刻數據線(xiàn)傳送數據。
Operation Mode：A7-A8表示操作的模式。
Write Burst Mode：當A9=0時(shí)，有A0-A2決定的Burst Length適合于讀和寫(xiě)兩種操作。而當A9=1時(shí)，Write只能讀取單一的單元，而不能支持塊操作。
Reserved：A10，A11是保留位，為以后的擴展使用。