基于VHDL的MTM總線(xiàn)主模塊有限狀態(tài)機設計

摘要：為了能夠更簡(jiǎn)潔嚴謹地描述MTM總線(xiàn)的主模塊有限狀態(tài)機的狀態(tài)轉換，同時(shí)減少FPGA芯片功耗，提高系統穩定性，文中在分析MTM總線(xiàn)結構和主模塊有限狀態(tài)機模型的基礎上，基于VHDL語(yǔ)言采用“單進(jìn)程”式對該有限狀態(tài)機進(jìn)行了設計，并在QuartusⅡ開(kāi)發(fā)軟件中實(shí)現了對語(yǔ)言代碼的編譯及程序的時(shí)序仿真和功能仿真；通過(guò)對仿真波形圖的分析驗證了該狀態(tài)機設計的正確性和有效性。
關(guān)鍵詞：VHDL；MTM總線(xiàn)；有限狀態(tài)機；主控制模塊

MTM總線(xiàn)(Module Testing and Maintenance bus，MTMbus)是一種同步、串行、用于系統級的背板測試及維護總線(xiàn)，可以實(shí)現IEEE1149.5標準所規定的故障檢測、容錯以及擴展的命令集。該技術(shù)已經(jīng)被美軍“寶石柱”和“寶石臺”計劃的航空電子系統體系結構采用。
當前MTM總線(xiàn)主模塊有限狀態(tài)機主要采用VerilogHDL程序編寫(xiě)的狀態(tài)機描述，Verilog HDL語(yǔ)言并不可以進(jìn)行系統級的硬件描述。
VHDL是一種標準化的硬件描述語(yǔ)言，不僅可以用于系統級的硬件描述而且在設計系統硬件時(shí)沒(méi)有嵌入與工藝有關(guān)的信息，在工藝更新時(shí)無(wú)須修改原設計程序。文中設計的狀態(tài)機采用“單進(jìn)程”式狀態(tài)機描述，與“三進(jìn)程”和“雙進(jìn)程”式相比可以有效地節省FPGA芯片的資源，從而進(jìn)一步減少功耗，提高系統的穩定性。
通過(guò)簡(jiǎn)要分析MTM總線(xiàn)的基本結構、各模塊間的通訊方式、主模塊有限狀態(tài)機模型基于VHDL語(yǔ)言設計了主模塊有限狀態(tài)機；并且利用QuartusⅡ9．0版本軟件和Cyclone系列EP1C60240C6芯片對所設計的MTM總線(xiàn)主模塊狀態(tài)機的VHDL代碼進(jìn)行了時(shí)序仿真和功能仿真。

1 MTM總線(xiàn)結構設計
1．1 MTM總線(xiàn)的基本結構
MTM總線(xiàn)的基本結構如圖1所示，總線(xiàn)定義了4條必選信號線(xiàn)和一條可選信號線(xiàn)，即MCTL(控制信號線(xiàn))、MMD(主模數據信號線(xiàn))、MSD(從模塊數據信號線(xiàn))、MCLK(時(shí)鐘信號線(xiàn))和MPR(請求暫停信號線(xiàn))。

MTM總線(xiàn)上的所有模塊采用主從結構的通訊協(xié)議，該總線(xiàn)有且只能有一個(gè)主模塊，最多可以有250個(gè)能夠被獨立尋址的從屬模塊。MTM總線(xiàn)多站點(diǎn)結構和尋址能力允許主模塊一次可以尋址一個(gè)從模塊、多個(gè)從模塊(多點(diǎn)尋址方式)和所有的從模塊(廣播尋址方式)，并且與之通訊。M TM總線(xiàn)的主模塊有限狀態(tài)機是MTM總線(xiàn)主模塊的核心控制單元，它控制著(zhù)整個(gè)信息傳輸過(guò)程。MTM總線(xiàn)控者使用消息交換的方式與從模塊進(jìn)行通訊，消息是由一系列的包組成，包括一個(gè)頭包，一個(gè)可選答應包和一系列數據包，包的長(cháng)度為17位，高16位數據信息，最低位用于奇校驗，消息包的控制必須由主模塊控制。