FPGA設計經(jīng)驗談

　　從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間。至今記得當初第一次在EDA實(shí)驗平臺上完成數字秒表，搶答器，密碼鎖等實(shí)驗時(shí)，那個(gè)興奮勁。當時(shí)由于沒(méi)有接觸到HDL硬件描述語(yǔ)言，設計都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來(lái)的。后來(lái)讀研究生，工作陸陸續續也用過(guò)Quartus II，Foundation，ISE，Libero，并且學(xué)習了verilogHDL語(yǔ)言，學(xué)習的過(guò)程中也慢慢體會(huì )到verilog的妙用，原來(lái)一小段語(yǔ)言就能完成復雜的原理圖設計，而且語(yǔ)言的移植性可操作性比原理圖設計強很多。

　　在學(xué)習一門(mén)技術(shù)之前我們往往從它的編程語(yǔ)言入手，比如學(xué)習單片機時(shí)，我們往往從匯編或者C語(yǔ)言入門(mén)。所以不少開(kāi)始接觸FPGA的開(kāi)發(fā)人員，往往是從VHDL或者Verilog開(kāi)始入手學(xué)習的。但我個(gè)人認為，若能先結合《數字電路基礎》系統學(xué)習各種74系列邏輯電路，深刻理解邏輯功能，對于學(xué)習HDL語(yǔ)言大有裨益，往往會(huì )起到事半功倍的效果。

　　當然，任何編程語(yǔ)言的學(xué)習都不是一朝一夕的事，經(jīng)驗技巧的積累都是在點(diǎn)滴中完成，FPGA設計也無(wú)例外。下面就以我的切身體會(huì )，談?wù)凢PGA設計的經(jīng)驗技巧。

　　1)看代碼，建模型

　　只有在腦海中建立了一個(gè)個(gè)邏輯模型，理解FPGA內部邏輯結構實(shí)現的基礎，才能明白為什么寫(xiě)Verilog和寫(xiě)C整體思路是不一樣的，才能理解順序執行語(yǔ)言和并行執行語(yǔ)言的設計方法上的差異。在看到一段簡(jiǎn)單程序的時(shí)候應該想到是什么樣的功能電路。

　　例如：

　　上面這段代碼實(shí)現的功能就是一個(gè)帶使能端的2選1數據選擇器，如下圖所示。

　　再例如：