一種數字射頻存儲器的設計

2．2 信號處理單元設計
干擾算法的復雜性決定了信號處理總的運算量是巨大的。目前極少有獨立的運算處理單元能夠滿(mǎn)足系統處理能力的要求，因此如何構建一個(gè)并行處理系統是解決大運算能力的一個(gè)必要需求，在并行處理技術(shù)中如何協(xié)調組織各個(gè)處理單元并行工作是設計的一個(gè)難點(diǎn)所在。
信號處理單元包括6塊TS板、1塊光纖接口板、1塊CPU板以及2塊CPCI底板組成。光纖接口板負責接收數據采集送來(lái)的樣本信號，再經(jīng)過(guò)機箱的總線(xiàn)傳把數據傳輸給各塊DSP板，DSP板對樣本作相關(guān)處理后，通過(guò)LINK口方式把產(chǎn)生的干擾信號送到D／A板。
作為信號處理單元的核心部件DSP板，其選擇應滿(mǎn)足實(shí)時(shí)性，大存儲，高數據帶寬的基本要求，同時(shí)應具備易于多板卡互連的接口。因此考慮以TS101為DSP運算單元的通用信號處理板，該板卡主要性能如下：
(1)單板處理能力。由4片內核時(shí)鐘為300 MHz的TigerSHARC-TS101組成，總處理能力可提供7．2 GFLOPs浮點(diǎn)處理能力；外總線(xiàn)時(shí)鐘為75 MHz。
(2)系統接口及數據帶寬。4片TS101之間緊耦合互連，構成一個(gè)處理簇，簇內總帶寬2 GB／s；DSP簇對外提供8個(gè)Link用于板間互連，每通道125 MB／s，板間總帶寬1 GB／s；CPCI標準總線(xiàn)，33／66 MHz、32／64 b PCI接口；支持2個(gè)ePMC背板，提供33／66 MHz，32／64 b PMC接口；32 b自定義總線(xiàn)，可以為后插板提供數據傳輸；定時(shí)同步總線(xiàn)，可以保證處理機內所有板卡的硬件同步和時(shí)鐘同步。