高速數字電路的信號完整性與電磁兼容性設計

用圖1所示的理想傳輸線(xiàn)模型來(lái)分析與信號反射有關(guān)的重要參數。圖中，理想傳輸線(xiàn)L被內阻為R0的數字信號驅動(dòng)源VS驅動(dòng)，傳輸線(xiàn)的特性阻抗為Z0，負載阻抗為RL。
負載端阻抗與傳輸線(xiàn)阻抗不匹配會(huì )在負載端(B點(diǎn))反射一部分信號回源端(A點(diǎn))，反射電壓信號的幅值由負載反射系數ρL決定：

式中ρL稱(chēng)為負載電壓反射系數，它實(shí)際上是反射電壓與入射電壓之比。
由式(1)可見(jiàn)，-1≤ρL≤+l，且當RL=Z0時(shí)，ρ1=O，這時(shí)就不會(huì )發(fā)生反射。即只要根據傳輸線(xiàn)的特性阻抗進(jìn)行終端匹配，就能消除反射。從原理上說(shuō)，反射波的幅度可以大到入射電壓的幅度，極性可正可負。當RLZ0時(shí)，ρLO，處于過(guò)阻尼狀態(tài)，反射波極性為負；當RL>Z0時(shí)，ρL>O，處于欠阻尼狀態(tài)，反射波極性為正。
當從負載端反射回的電壓到達源端時(shí)，又將再次反射回負載端，形成二次反射波，此時(shí)反射電壓的幅值由源反射系數ρS決定：

傳輸線(xiàn)的端接通常采用兩種策略：負載端并行端接匹配、源端串行端接匹配。只要負載反射系數或源反射系數二者任一為零，反射都將被消除。并行端接在信號能量反射回源端之前在負載端消除反射，即使ρ1=O，消除一次反射，這樣可以減小噪聲、電磁干擾(EMI)及射頻干擾(RFI)；串行端接則是在源端消除由負載端反射回來(lái)的信號，即使ρS=O和ρL=1(負載端不加任何匹配)，只是消除二次反射，在發(fā)生電平轉移時(shí)，源端信號會(huì )出現持續時(shí)間為2TD(TD為信號源端到終端的傳輸延遲)的半波波形，這意味著(zhù)沿傳輸線(xiàn)不能加入其他信號輸入端，因為在上述2TD時(shí)間內會(huì )出現不正確的邏輯態(tài)。兩種端接策略各有其優(yōu)缺點(diǎn)，不過(guò)由于并行端接的匹配網(wǎng)絡(luò )需要與電源連接，使用較為復雜；串行端接只需要在信號源端串入一個(gè)電阻，消耗功率小而且易于實(shí)現，有較大的實(shí)際工程應用價(jià)值，所以被廣泛采用。
2．2 防止地彈
當PCB板上的眾多數字信號同步進(jìn)行切換時(shí)(如CPU的數據總線(xiàn)、地址總線(xiàn)等)，由于電源線(xiàn)和地線(xiàn)上存在阻抗，會(huì )產(chǎn)生同步切換噪聲(Sim-tl ltaneous Switch Noise，SSN)。與此同時(shí)，由于芯片封裝電感的存在，在電路同步切換過(guò)程中形成的大電流涌動(dòng)會(huì )引起地平面的反彈噪聲(簡(jiǎn)稱(chēng)為地彈)，這樣在真正的地平面(0 V)上就要產(chǎn)生電壓的波動(dòng)和變化，這個(gè)噪聲會(huì )影響其他元器件的動(dòng)作。
SSN和地彈的強度也取決于集成電路的I／O特性、PCB板電源層和地平面層的阻抗以及高速器件在PCB板上的布局和布線(xiàn)方式，負載電容的增大、負載電阻的減小、地電感的增大、同時(shí)開(kāi)關(guān)器件數目的增加均會(huì )導致地彈的增大。在高速PCB電路設計中可以采取以下一些基本措施來(lái)減小SSN和地彈的影響：
①降低輸出翻轉速度。一些新的總線(xiàn)驅動(dòng)器件采用內嵌的電路設計，在對傳輸延時(shí)影響最小的前提下，降低翻轉速度。
②采用分離的專(zhuān)門(mén)參考地。分離的參考地由于電流很小，地反射現象會(huì )大大減小。分離地的芯片要注意使每個(gè)地線(xiàn)能夠有直接到地平面的最短路徑。
③降低系統供給電源的電感。高速電路設計中要求使用單獨的電源層，并讓電源層和地平面盡量接近。
④降低芯片封裝中的電源和地引腳的電感。比如增加電源／地的引腳數目，減短引線(xiàn)長(cháng)度，盡可能采用大面積鋪銅。
⑤增加電源和地的互感。要讓電源和地的引腳成對分布，并盡量靠近。
⑥給系統電源增加旁路電容，這些電容可以給高頻的瞬變交流信號提供低電感的旁路，而變化較慢的信號仍然走系統電源回路。
2．3 減小串擾
PCB板層的參數、信號線(xiàn)間距、驅動(dòng)端和接收端的電氣特性及線(xiàn)端接方式對串擾都有一定的影響。
串擾電壓的大小與兩線(xiàn)的間距成反比，與兩線(xiàn)的平行長(cháng)度成正比，但不存在倍數關(guān)系。在實(shí)際高速電路中進(jìn)行布線(xiàn)時(shí)，當布線(xiàn)空間較小或布線(xiàn)密度較大時(shí)，應慎重對待信號線(xiàn)之間的串擾問(wèn)題，高頻信號線(xiàn)對與其相鄰的信號線(xiàn)的串擾可能會(huì )導致門(mén)級的誤觸發(fā)，這樣的問(wèn)題在電路調試的過(guò)程中是很難被發(fā)現并妥善解決的。
隨著(zhù)干擾源信號頻率的增加，被干擾對象上的串擾幅值也隨之增加；信號的上升／下降時(shí)間或邊沿變化(上升沿和下降沿)對串擾的影響更大，邊沿變化越快，串擾越大。
由于在現代高速數字電路的設計中，具有快速上升時(shí)間的器件的應用越來(lái)越廣泛，因此對于這類(lèi)器件，即使其信號頻率不高，在布線(xiàn)時(shí)也應認真對待，以防止產(chǎn)生過(guò)大的串擾。
傳輸線(xiàn)與地平面的距離(即傳輸線(xiàn)與地平面之間的電介質(zhì)層的厚度)對串擾的影響很大。對于同一布線(xiàn)結構，當電介質(zhì)層的厚度增加一倍時(shí)，串擾明顯加大。對于同樣的電介質(zhì)層厚度，帶狀傳輸線(xiàn)的串擾要小于微帶傳輸線(xiàn)的串擾，由此可知，地平面對不同結構的傳輸線(xiàn)的影響也是不同的。因此在高速電路布線(xiàn)時(shí)，如帶狀傳輸線(xiàn)的阻抗控制能夠滿(mǎn)足要求，那么使用帶狀傳輸線(xiàn)可以比使用微帶傳輸線(xiàn)獲得更好的串擾抑制效果。
因此，在高速PCB板的布局布線(xiàn)中，可以注意以下方面，從而達到減小串擾的目的：
①加大線(xiàn)間距，減小線(xiàn)平行長(cháng)度，必要時(shí)可以以jog方式走線(xiàn)，即對于平行長(cháng)度很長(cháng)的兩根信號線(xiàn)，在布線(xiàn)時(shí)可以間斷式地將間距拉開(kāi)，這樣既可以節省緊張的布線(xiàn)資源，又可以有效地抑制串擾；
②高速信號線(xiàn)在滿(mǎn)足條件的情況下，加入端接匹配可以減小或消除反射，從而減小串擾；
③對于微帶傳輸線(xiàn)和帶狀傳輸線(xiàn)，將走線(xiàn)高度限制在高于地線(xiàn)平面10 mil(1 000 mil=25．4 mm)以?xún)?，可以顯著(zhù)減小串擾；
④在布線(xiàn)空間允許的條件下，在串擾較嚴重的兩條線(xiàn)之間插入一條地線(xiàn)，可以起到隔離的作用，從而減小串擾。
⑤在同一傳輸線(xiàn)的布線(xiàn)過(guò)程中，盡量減少過(guò)孔的使用，因為過(guò)孔的存在對傳輸線(xiàn)的特征阻抗會(huì )有較大的影響。
⑥在PCB布局布線(xiàn)設計中，盡量將連線(xiàn)較緊密的器件相互靠近，減小傳輸線(xiàn)的連線(xiàn)長(cháng)度，同時(shí)還要利用時(shí)鐘線(xiàn)的隔離、差分線(xiàn)對的等長(cháng)、數據／地址總線(xiàn)的菊花連接方式等能帶來(lái)較好信號完整性結果的措施。
2．4 降低電磁干擾
電磁干擾主要分為傳導干擾和輻射干擾兩大類(lèi)，只要切斷干擾源的產(chǎn)生源頭和傳播路徑就能使電子設備符合電磁兼容性的要求。在PCB板的實(shí)際設計中，要注意以下幾個(gè)方面的問(wèn)題：
①在實(shí)際設計中建議使用實(shí)體地和電源層，避免電源和地被分割，這種分割可能導致復雜的電流環(huán)路。電流環(huán)路越大輻射也越大，所以必須避免任何信號，尤其是時(shí)鐘信號，在分割地上布線(xiàn)。
②將時(shí)鐘驅動(dòng)器布局在電路板中心位置而不是外圍。將時(shí)鐘驅動(dòng)器放置在電路板外圍會(huì )增加磁偶極矩(magnetic dipole moment)。
③為了進(jìn)一步降低頂層時(shí)鐘信號線(xiàn)的EMI，最好在時(shí)鐘線(xiàn)兩側并行布上地線(xiàn)。當然，最好將時(shí)鐘信號布在地層與電源層之間的內部信號層上。
④時(shí)鐘信號使用4～8 mil的布線(xiàn)寬度，由于窄的信號線(xiàn)更容易增加高頻信號衰減，并降低信號線(xiàn)之間的電容性耦合。
⑤由于直角布線(xiàn)會(huì )增加布線(xiàn)電容并增加阻抗的不連續性，從而導致信號劣化，所以應該盡量避免直角布線(xiàn)和T型布線(xiàn)。
⑥盡量滿(mǎn)足阻抗匹配。絕大多數情況下，阻抗不匹配會(huì )引起反射，而且信號完整性也主要取決于阻抗匹配。
⑦時(shí)鐘信號布線(xiàn)不能與其他信號線(xiàn)并行走得太長(cháng)，否則會(huì )產(chǎn)生串擾從而導致EMI增大。一個(gè)較好的辦法是確保這些線(xiàn)之間的間距不小于線(xiàn)寬。