高速數字電路的信號完整性與電磁兼容性設計

摘要：在現代高速數字電路設計中，信號完整性和電磁兼容性是設計中非常重要的問(wèn)題。只有很好地控制串擾、地彈、振鈴、阻抗匹配、退耦等電磁兼容因素，才能設計出成功的電路。模擬電路原理在高速數字電路設計的分析和應用中發(fā)揮著(zhù)很大的作用。本文較詳細地解釋了高速數字電路設計中上述電磁兼容問(wèn)題的產(chǎn)生原因以及解決方法，最后給出了一個(gè)實(shí)際設計的仿真實(shí)例來(lái)說(shuō)明以上現象。
關(guān)鍵詞：高速數字電路；信號完整性；電磁兼容性；EDA仿真

引言
縱觀(guān)電子行業(yè)的發(fā)展，1992年只有40％的電子系統工作在30 MHz以上，而且器件多使用DIP、PLCC等體積大、引腳少的封裝形式；到1994年，已有50％的設計達到了50 MHz的頻率，采用PGA、QFP、RGA等封裝的器件越來(lái)越多；1996年之后，高速設計在整個(gè)電子設計領(lǐng)域所占的比例越來(lái)越大，100 MHz以上的系統已隨處可見(jiàn)，采用CS(線(xiàn)焊芯片級BGA)、FG(線(xiàn)焊腳距密集化BGA)、FF(倒裝芯片小間距BGA)、BF(倒裝芯片BGA)、BG(標準BGA)等各種BGA封裝的器件大量涌現，這些體積小、引腳數已達數百甚至上千的封裝形式已越來(lái)越多地應用到各類(lèi)高速、超高速電子系統中。
從IC芯片的發(fā)展及封裝形式來(lái)看，芯片體積越來(lái)越小、引腳數越來(lái)越多；同時(shí)，由于近年來(lái)IC工藝的發(fā)展，使得其速度也越來(lái)越高。這就帶來(lái)了一個(gè)問(wèn)題，即電子設計的體積減小導致電路的布局布線(xiàn)密度變大，而同時(shí)信號的頻率還在提高，從而使得如何處理高速信號問(wèn)題成為一個(gè)設計能否成功的關(guān)鍵因素。隨著(zhù)電子系統中邏輯復雜度和時(shí)鐘頻率的迅速提高，信號邊沿不斷變陡，印刷電路板的線(xiàn)跡互連和板層特性對系統電氣性能的影響也越發(fā)重要。對于低頻設計，線(xiàn)跡互連和板層的影響可以不考慮，但當頻率超過(guò)50 MHz時(shí)，互連關(guān)系必須考慮，而在評定系統性能時(shí)還必須考慮印刷電路板板材的電參數。因此，高速系統的設計必須面對互連延遲引起的時(shí)序問(wèn)題以及串擾、傳輸線(xiàn)效應等信號完整性(Signal Integrity，SI)問(wèn)題。
當硬件工作頻率增高后，每一根布線(xiàn)網(wǎng)絡(luò )上的傳輸線(xiàn)都可能成為發(fā)射天線(xiàn)，對其他電子設備產(chǎn)生電磁輻射或與其他設備相互干擾，從而使硬件時(shí)序邏輯產(chǎn)生混亂。電磁兼容性(Electromagnetic Compatibility，EMC)的標準提出了解決硬件實(shí)際布線(xiàn)網(wǎng)絡(luò )可能產(chǎn)生的電磁輻射干擾以及本身抵抗外部電磁干擾的基本要求。

1 高速數字電路設計的幾個(gè)基本概念
在高速數字電路中，由于串擾、反射、過(guò)沖、振蕩、地彈、偏移等信號完整性問(wèn)題，本來(lái)在低速電路中無(wú)需考慮的因素在這里就顯得格外重要；另外，隨著(zhù)現有電氣系統耦合結構越來(lái)越復雜，電磁兼容性也變成了一個(gè)不能不考慮的問(wèn)題。
要解決高速電路設計的問(wèn)題，首先需要真正明白高速信號的概念。高速不是就頻率的高低來(lái)說(shuō)的，而是由信號的邊沿速度決定的，一般認為上升時(shí)間小于4倍信號傳輸延遲時(shí)可視為高速信號。即使在工作頻率不高的系統中，也會(huì )出現信號完整性的問(wèn)題。這是由于隨著(zhù)集成電路工藝的提高，所用器件I／O端口的信號邊沿比以前更陡更快，因此在工作時(shí)鐘不高的情況下也屬于高速器件，隨之帶來(lái)了信號完整性的種種問(wèn)題。

2 高速數字電路設計的基本要求
在PCB設計中，電磁兼容性的分析也離不開(kāi)布線(xiàn)網(wǎng)絡(luò )本身的信號完整性，主要分析實(shí)際布線(xiàn)網(wǎng)絡(luò )可能產(chǎn)生的電磁輻射和電磁干擾，以及電路板本身抵抗外部電磁干擾的能力，并且依據設計者的要求提出布局和布線(xiàn)時(shí)抑制電磁輻射和干擾的規則，作為整個(gè)PCB設計過(guò)程的指導原則。電磁輻射分析主要考慮PCB板與外部接口處的電磁輻射、PCB板中電源層的電磁輻射以及大功率布線(xiàn)網(wǎng)絡(luò )動(dòng)態(tài)工作時(shí)對外的輻射問(wèn)題。對于高速數字電路設計，尤其是總線(xiàn)上數字信號速率高于50 MHz時(shí)，以往采用集總參數的數學(xué)模型來(lái)分析EMC／EMI特性顯得無(wú)能為力，設計者們更趨向于采用分布離散參數的數學(xué)模型做布線(xiàn)網(wǎng)絡(luò )的傳輸線(xiàn)分析(TALC)。對于多塊PCB板通過(guò)總線(xiàn)連接而成的電子系統，還必須分析不同PCB板之間的電磁兼容性能。
針對高速數字電路設計中的電磁兼容性和信號完整性問(wèn)題，在進(jìn)行高速PCB板設計時(shí)需要從以下一些方面進(jìn)行考慮。