基于IEEE 1588的同步以太網(wǎng)應用解決方案

　　3 應用實(shí)例

　　3.1 Si5315芯片

　　在實(shí)際應用中，采用Silicon Labs公司生產(chǎn)的Si5315芯片。該芯片為一款抖動(dòng)衰減時(shí)鐘倍頻芯片，采用8 kHz～*.53 MHz的雙時(shí)鐘輸入，并且產(chǎn)生2個(gè)獨立的倍頻時(shí)鐘。在同步方面，主要采用Silicon Labs的第三代DSPLL技術(shù)，能夠產(chǎn)生任意比率的頻率合成以及在高速率下的去抖動(dòng)。除支持SONET/SDH和以太網(wǎng)時(shí)鐘外，Si5315還可支持10G線(xiàn)路編碼率的同步以太網(wǎng)時(shí)鐘倍頻芯片。

　　具體應用實(shí)例如圖3所示。本地時(shí)鐘輸入62.5 MHz作為芯片的一路輸入，經(jīng)過(guò)Si5315倍頻后輸出端口一路為125 MHz。將其信號引入以太網(wǎng)設備的CDR模塊（數據時(shí)鐘恢復模塊）作為參考時(shí)鐘。當數據進(jìn)入CDR后恢復出一個(gè)接近62.5 MHz的時(shí)鐘，再次輸入Si5315，經(jīng)過(guò)DPLL鎖相達到芯片認為符合要求的時(shí)鐘后，本地時(shí)鐘的輸入被屏蔽。當網(wǎng)絡(luò )中所有的設備都完成此項操作后，整個(gè)網(wǎng)絡(luò )的時(shí)鐘同步完成。在具體的應用中前級的數據時(shí)鐘往往抖動(dòng)十分嚴重，經(jīng)過(guò)Si5315芯片處理后，時(shí)鐘能恢復得很好，并且所有設備的時(shí)鐘都保持了一致性。

　　圖3 Si5315同步芯片應用實(shí)例

　　3.2 DP83640芯片

　　IEEE 1588的精密時(shí)鐘協(xié)議（PTP）能夠實(shí)現高精度的以太網(wǎng)時(shí)間同步，但是如果需要達到ns級的時(shí)鐘同步性能，僅僅通過(guò)軟件是很難實(shí)現的。因為在線(xiàn)路上接收PTP包之后，對它們進(jìn)行處理的每一種器件都會(huì )增加同步誤差。DP83640通過(guò)在物理層以硬件加軟件的方式使得ns級的時(shí)鐘同步成為可能。

　　DP83640是一款基于IEEE 1588標準的時(shí)鐘同步芯片，采用硬件和軟件結合的方式提供最高的精確度實(shí)時(shí)工業(yè)的時(shí)鐘同步，可確保分布式上各節點(diǎn)能按照主機時(shí)鐘的時(shí)間同步定時(shí)，并確保各節點(diǎn)之間的時(shí)間偏差不會(huì )超過(guò)8 ns。一旦線(xiàn)路上有PTP包，即被DP83640的精密PHYTER所讀取。

　　DP83640具有幾個(gè)內部時(shí)鐘，包括本地參考時(shí)鐘、1個(gè)以太網(wǎng)接收時(shí)鐘和1個(gè)PTP時(shí)鐘信號源；同時(shí)，還包括1個(gè)內部的PTP數字計數器，以及可以控制數字計數器和PTP時(shí)鐘速率（頻率）的邏輯。

　　在同步以太網(wǎng)交換機的方案中，通過(guò)替換以太網(wǎng)層并增加IEEE 1588 PTP軟件實(shí)現。如圖4所示，CPU、交換芯片和DP83640通過(guò)MII口連接起來(lái)組成一個(gè)系統。交換機成為以太網(wǎng)中同步的一個(gè)器件，使得交換機所形成的以太網(wǎng)及該網(wǎng)絡(luò )下所掛的器件都滿(mǎn)足IEEE 1588協(xié)議，最終形成同步以太網(wǎng)。

　　圖4 基于DP83640的同步以太網(wǎng)交換機應用框圖

　　結語(yǔ)

　　從目前的原型實(shí)驗和應用來(lái)看，IEEE 1588中標準化的精確時(shí)間協(xié)議可以達到亞微秒級的同步精度，并且有可能達到更高的精度。IEEE 1588為基于多播技術(shù)的標準以太網(wǎng)的實(shí)時(shí)應用提供了有效的解決方案，但同時(shí)也存在一些尚待進(jìn)一步研究的問(wèn)題，如主時(shí)鐘的容錯性能、振蕩器的穩定性對時(shí)鐘的影響等。相信今后該標準會(huì )更加完善，也會(huì )有更多的具體應用可以參考。