基于A(yíng)DSP TS201的雷達信號處理機設計
加入技術(shù)交流群
2．2 系統軟件設計及優(yōu)化
系統算法的復雜性與計算中的動(dòng)態(tài)范圍的要求，系統算法在DSP中軟件化設計，調試方便?；夭ń?jīng)微波合成后形成和、差路及兩路輔助通道信號，A／D采樣正交差值后形成4路數據經(jīng)光纖傳入FPGA，DSP0經(jīng)總線(xiàn)以DMA方式接收4路數據，并分發(fā)至其它3片DSP。各DSP單獨處理一路數據，如圖2所示，MTD后回傳至DSP1進(jìn)行副瓣匿影及門(mén)限檢測，并估算目標方位偏差量，檢測結果由DSP1經(jīng)總線(xiàn)以DMA方式返還至FPGA，所有的模塊限制在1個(gè)脈沖周期內完成，形成了圖3的軟件流程圖。本文引用地址：http://dyxdggzs.com/article/157122.htm
(1)數字脈沖壓縮。
系統中采用頻域方法實(shí)現脈沖壓縮。其基本原理是先對回波信號做FFT得其頻譜S(ω)，將S(ω)與匹配濾波器頻譜H(ω)頻域點(diǎn)乘，最后對乘積結果做IFFT即得脈壓結果Y(n)，整個(gè)過(guò)程由兩次FFT，一組頻域點(diǎn)乘，及一次IFFT運算組成，由下式表示
Y(n)=IFFT{FFT[s(n)]*FFT[h(n)]} (1)
1)針對TS201芯片內存量大的特點(diǎn)，將H(ω)直接存入DSP內存，以H(ω)所需內存換取了一次FFT執行時(shí)間。2)脈沖壓縮結果是否乘以N對后續處理無(wú)實(shí)質(zhì)影響。故IFFT的實(shí)現省略了除以N的操作，在此基礎上DSP中可由兩種方法實(shí)現：一種是通過(guò)改變旋轉因子中正弦項的符號，調用FFT函數實(shí)現，運算速度與FFT完全一致，但保存新的旋轉因子多耗費了一倍內存；另外一種則為實(shí)虛交換后做FFT，再實(shí)虛交換即實(shí)現IFF-T，該方法優(yōu)點(diǎn)是不占用新的內存。這里在DSP程序中對第二種方法稍加改進(jìn)可使處理時(shí)間與FFT完全一致：在頻域點(diǎn)乘中結果輸出時(shí)完成第一次實(shí)虛反序不占用額外指令，稍后中可看出在MTD模塊中稍加改動(dòng)可使脈壓輸出的實(shí)虛順序并不引起系統指令的增加。原脈沖壓縮處理時(shí)間為：經(jīng)改進(jìn)后處理時(shí)間可縮短為。內核時(shí)鐘工作在600 MHz時(shí)，1 024，4 096，8 192點(diǎn)的頻域脈壓時(shí)間42．24μs、272．63μs、632．1μs，遠小于脈沖重復后期，保證了系統功能的實(shí)現。
(2)MTD模塊實(shí)現。
相參積累技術(shù)進(jìn)一步提高了系統信噪比，使雷達在各種雜波背景下的目標檢測能力提高。MTD模塊用16點(diǎn)FFT實(shí)現，由于設計中脈沖壓縮輸出為先虛后實(shí)，故需對時(shí)域抽取的16點(diǎn)FFT第一級蝶形運算稍作修改，使對保存+j寄存器的操作與對保存re寄存器的操作互換，執行時(shí)間可與原16點(diǎn)FFT完全一致。
評論