毫米波發(fā)射端中頻調制的實(shí)現
加入技術(shù)交流群
在比較了3種芯片的雜散性能和頻率分辨率等性能參數的基礎上，可得出AD9857的工作頻率最高，由于集成的高速直接數字合成器輸出頻率要小于系統時(shí)鐘的43％，因此輸出頻率范圍最大。此外AD9857內部的14位高性能高速數／模轉換器，可提高系統的集成度和穩定度。綜上所述，本文采用AD9857實(shí)現毫米波系統數字上變頻。
4 中頻調制設計
本設計采用基于DDS技術(shù)的正交上變頻器AD9857與FPGA相結合的方案實(shí)現70 MHz中頻的QDPSK調制。系統框圖如圖2所示。本文引用地址：http://dyxdggzs.com/article/156996.htm
由圖2可知，基于EP1Cl2F324的FPGA主要實(shí)現基帶信號處理、FPGA與AD9857的串口通信、FPGA與AD9857的并口通信和時(shí)鐘控制設計。
信源首先經(jīng)串并轉換將輸入的單路串行數據轉換為雙路并行數據，經(jīng)過(guò)串并轉換產(chǎn)生的數據速率減半，再經(jīng)過(guò)“差分編碼”轉換為相對碼，通過(guò)并口送入AD9857進(jìn)行絕對調相。在FPGA與AD9857串口通信中，當CS為低電平時(shí)，開(kāi)啟AD9857的串口，FPGA通過(guò)SDIO將控制字發(fā)送給AD9857，設置AD9857的工作方式，當CS為高電平時(shí)，關(guān)閉AD9857的串口，串口通信仿真如圖3所示。在FPGA與AD9857的并口通信中，當TXEN-ABLE為高電平時(shí)，通過(guò)PDCLK讀取FPGA中的14位并行數據送入AD9857，當TXENABLE為低電平時(shí)，關(guān)閉AD9857的并口，并口通信仿真如圖4所示。
40 MHz晶振為EPlCl2F324提供系統時(shí)鐘；經(jīng)FPGA八分頻后通過(guò)SCLK送入AD9857中，作為串口通信時(shí)鐘；經(jīng)AD9857內部PLL倍頻器五倍頻后，作為AD9857的內部系統時(shí)鐘。
AD9857工作在正交調制模式，14位并行I／Q數據分成兩路交替輸入，經(jīng)過(guò)CIC濾波器，可編程內插器后送人正交調制器。DDS核產(chǎn)生正交本振信號到正交調制器，分別與I／O信號相乘后相加或相減，產(chǎn)生正交調制信號。最后通過(guò)14位DAC轉變?yōu)檎徽{制的模擬信號輸出。
5 結語(yǔ)
采用AD9857和FPGA相結合的方法實(shí)現了中頻調制，由于A(yíng)D9857采用了直接數字頻率合成技術(shù)，消除了由模擬調制所引起的相位、增益的失衡和交調失真。該設計簡(jiǎn)化了系統結構，降低了成本，提高了系統的性能和可靠性。同時(shí)提出了一種采用兩次變頻的上變頻方案，此方案降低了毫米波濾波器的設計難度，減弱了功率放大后的強發(fā)射信號泄漏對發(fā)射機性能指標造成的影響。
評論