TMS320F2812與ARINC429數據總線(xiàn)之間的通信設計
加入技術(shù)交流群
2．1 TMS320F2812
在整個(gè)系統中，TI公司的DSP芯片是整個(gè)接口系統的核心，采用TMS320F2812，主要用來(lái)控制各個(gè)部分協(xié)調工作，完成對接收／發(fā)送數據的處理和與CPLD配合產(chǎn)生收發(fā)模塊所需要的控制信號。作為T(mén)I公司首推的TMS320F2812具有很高的性?xún)r(jià)比，廣泛應用于工業(yè)控制，特別是應用于處理速度、處理精度等方面要求較高的領(lǐng)域，在電子控制領(lǐng)域發(fā)揮著(zhù)重要的作用，推動(dòng)了電子信息化的進(jìn)程。由于TMS320F2812采用了先進(jìn)的改進(jìn)型哈佛結構，流水線(xiàn)技術(shù)，指令執行速度快，具有可高達150 MIPS的處理能力，完全能夠滿(mǎn)足ARINC429信號的處理。并且片內具有128 k Flash存儲器，使得電路的設計比較簡(jiǎn)單。
2．2 HS-3282簡(jiǎn)介
HS-3282是美國Harris公司生產(chǎn)的專(zhuān)門(mén)面對ARINC429總線(xiàn)的一種高性能CMOS總線(xiàn)接口芯片，能滿(mǎn)足ARINCA29協(xié)議的譯碼、時(shí)分復用、串行數據協(xié)議等標準的要求。當它與驅動(dòng)芯片HS-3182配合使用時(shí)，能正確收發(fā)ARINCA29規范數據，且抗干擾性能好。因而采用其來(lái)設計ARIN-C429總線(xiàn)接口電路既簡(jiǎn)單、有效，又能保證可靠性。
HS-3282包含兩路接收器和一路發(fā)送器，接收器和發(fā)送器分別獨立工作。兩個(gè)分別獨立的接收器直接與ARINC429總線(xiàn)相連，并以十倍于接收數據速率的頻率工作，發(fā)送器的數據速率可以與接收器速率相同或不同。盡管兩個(gè)接收器工作在同一個(gè)頻率下，但是它們獨立工作并異步接收串行數據。ARINC總線(xiàn)接口芯片發(fā)送器主要包括FIFO存儲器和時(shí)鐘電路。FIFO存儲器能夠為發(fā)送器連續保存8個(gè)ARlNC數據。時(shí)鐘電路用來(lái)正確分隔每個(gè)ARINC數據字以滿(mǎn)足ARINC429規范。盡管ARINC429規范指定為包含校驗位的32位字，通過(guò)編程，HS-3282的數據字長(cháng)度也可以為25位。HS-3282接收器是將串行429數據轉換為2個(gè)并行的16位數據，而發(fā)送器則是將2個(gè)并行的16位數據轉化為串行429數據。
2．3 ARINC數據收發(fā)模塊
該模塊主要完成ARINC429數據的接收、發(fā)送和速率轉換等功能，利用1片高性能的ARINC429數據收發(fā)芯片HS-3282和1片ARINC429數據發(fā)送驅動(dòng)芯片HS-3182完成一路接收和一路發(fā)送通道，由它們完成數據緩存，串／并、并／串轉換和系統內部邏輯信號與ARINC429差分信號的轉換。
HS-3182為正式差分輸出，用來(lái)把要發(fā)送的信息轉變?yōu)榉螦RINC429傳輸規范的電平，與驅動(dòng)芯片HS-3182相連的電容用來(lái)改善輸出數據的上升沿和下降沿，這里對于不同的數據傳輸速率選擇不同的電容，75 pF電容對應ARINC429總線(xiàn)高速工作狀態(tài)，300 pF電容對應低速作狀態(tài)，這兩個(gè)電容極其重要，為了提高穩定性、降低干擾，最好采用軍品電容。
數據發(fā)送單元主要完成把并行的信息轉化為串行信息，再把串行信息轉變?yōu)殡p極性歸零碼，發(fā)送至ARINC429總線(xiàn)。數據接收單元主要把ARINC429總線(xiàn)上來(lái)的雙極性歸零串行信息轉變?yōu)橐话愕拇行畔?，再?jīng)過(guò)移位寄存器轉換為并行信息。ARINC429數據發(fā)送／接收單元的原理圖如圖2所示。本文引用地址：http://dyxdggzs.com/article/156580.htm
HS-3282中D／R1接F2812的外部中斷，使429數據接收為中斷接收；CWSTR、ENTX、TX／R、MR等經(jīng)電平轉換連接到F2812的I／O口；429DI(A)和429DI(B)直接連接429總線(xiàn)，接收來(lái)自429總線(xiàn)的數據；429D0及／429D0和HS-3182的DATA(A)、DATA(B)連接，將HS-3282發(fā)送器的數據經(jīng)HS-3182驅動(dòng)后發(fā)送至429總線(xiàn)。
2．4 CPLD邏輯控制
對于F2812，每個(gè)區域的讀、寫(xiě)操作時(shí)序都可以單獨配置，且每個(gè)區域都有片選信號，當片選信號被置低(置0)，那么當前用戶(hù)將訪(fǎng)問(wèn)相應的存儲空間(讀、寫(xiě)操作)。在本系統中，選用Zone0空間，Zone0占用的外部總線(xiàn)地址為0x2000～0x3FFF，當XA[13]為高電平，XA[14]為低電平時(shí)選擇ZoneO空間，Zone0片選使能邏輯如圖3所示。
評論