用LatticeXP FPGA 橋接吉比特媒體獨立接口

吉比特媒體獨立接口是一種以太網(wǎng)接口，簡(jiǎn)稱(chēng)GMII（Gigabit Media Independent Interface）。簡(jiǎn)化的吉比特媒體獨立接口稱(chēng)為RGMII（Reduced Gigabit Media Independent Interface）。采用RGMII的目的是降低電路成本，使實(shí)現這種接口的器件的引腳數從22個(gè)減少到12個(gè)。本文主要介紹用萊迪思半導體公司的LatticeXP FPGA實(shí)現RGMII至GMII的雙向橋接功能，能在RGMII和GMII之間雙向傳送數據。

　　LatticeXP將低成本的FPGA結構和非易失、可無(wú)限重構的ispXP（eXpanded Programmability：拓展了的可編程性）技術(shù)結合起來(lái)，能實(shí)現瞬時(shí)上電和單芯片應用，還具備出色的安全性。LatticeXP提供了一種用于替代基于SRAM的FPGA和與之相關(guān)的引導存儲器的低成本選擇方案。由于新的LatticeXP器件采用了130納米閃存硅處理工藝、優(yōu)化的器件結構和專(zhuān)有的電路設計，其芯片尺寸比萊迪思過(guò)去的非易失FPGA降低了80%以上。

　　LatticeXP器件采用ispXP技術(shù)，該技術(shù)將SRAM和非易失的閃存結合起來(lái)，使FPGA同時(shí)具備了非易失性和無(wú)限可重構性。非易失的可無(wú)限重構FPGA，連同其瞬時(shí)上電的操作性能和安全的單芯片解決方案，有了這樣一種FPGA，用戶(hù)就可以同時(shí)獲得SRAM的無(wú)限可重構性和非易失性的眾多優(yōu)點(diǎn)。

　　LatticeXP FPGA器件結構的主要特點(diǎn)如下：

　　●以易于綜合的工業(yè)標準四輸入查找表（LUT）邏輯塊為基礎結構。

　　●只有25%的邏輯塊包含分布式內存，這一優(yōu)化既滿(mǎn)足了大多數用戶(hù)對少量分布式內存的需求，又降低了成本。

　　●由于器件擁有sysCLOCK鎖相環(huán)（PLL）和內嵌模塊RAM（EBR），用戶(hù)可將這些功能集成在FPGA中，無(wú)需采用離散元器件，進(jìn)一步降低了成本。

　　●先進(jìn)的sysI/O緩沖器支持LVCMOS、LVDS、LVTTL、PCI以及SSTL和HSTL等標準，便于輕松高效地連接業(yè)界最流行的總線(xiàn)標準。萊迪思精心選擇了這些標準，以最大程度地拓展應用范圍并減小芯片面積。

　　●LatticeXP器件中有專(zhuān)門(mén)用來(lái)簡(jiǎn)化DDR存儲器接口的電路，為這類(lèi)FPGA提供高性能、一體化、信號完整性和易于設計的特性。

　　LatticeXP器件結構如圖1所示，器件的中間是邏輯塊陣列，器件的四周是可編程I/O單元（Program I/O Cell，簡(jiǎn)稱(chēng)PIC）。在邏輯塊的行之間分布著(zhù)嵌入式RAM塊（sysMEM Embedded Block RAM，簡(jiǎn)稱(chēng)EBR）。

　　PFU陣列的左邊和右邊，有非易失存儲器塊。在配置模式，通過(guò)IEEE 1149.1口或sysCONFIG外部口對非易失存儲器塊編程。上電時(shí)，配置數據從非易失存儲器塊傳送至配置SRAM。采樣這種技術(shù)，就不再需要昂貴的外部配置存儲器，設計沒(méi)有未經(jīng)許可的讀回風(fēng)險。數據從配置數據經(jīng)寬總線(xiàn)從非易失存儲器塊傳送至配置SRAM，這個(gè)過(guò)程只有數毫秒時(shí)間，提供了能容易地與許多應用接口的瞬時(shí)上電能力。

器件中有兩種邏輯塊：可編程功能單元（Programmable Function Unit，簡(jiǎn)稱(chēng)PFU）；無(wú)RAM的可編程功能單元（Programmable Function Unit without RAM，簡(jiǎn)稱(chēng)PFF）。PFU包含用于邏輯、算法、RAM/ROM和寄存器的積木塊。PFF包含用于邏輯、算法、ROM的積木塊。優(yōu)化的PFU和PFF能夠靈活、有效地實(shí)現復雜設計。器件中每行為一種類(lèi)型的積木塊，每三行PFF間隔就有一行PFU。

每個(gè)PIC塊含有兩個(gè)具有sysIO接口的PIO對。器件左邊和右邊的PIO對可配置成LVDS發(fā)送、接收對，sysMEM EBR是大的專(zhuān)用快速存儲器塊，可用于配置成RAM或ROM。PFU、PFF、PIC和EBR塊以行和列的形式分布呈二維網(wǎng)格狀，如圖1所示。這些塊與水平的和垂直的布線(xiàn)資源相連。軟件的布局、布線(xiàn)功能會(huì )自動(dòng)地分配這些布線(xiàn)資源。系統時(shí)鐘鎖相環(huán)（PLL）在含有系統存儲器塊行的末端，這些PLL具有倍頻、分頻和相移功能，用于管理時(shí)鐘的相位關(guān)系。每個(gè)LatticeXP器件提供多達4個(gè)PLL。該系列中每個(gè)器件都帶有內部邏輯分析儀（ispTRACY）的JTAG口。系統配置端口允許串行或者并行器件配置。LatticeXP器件能工作于3.3V、2.5V、1.8V和1.2V的電壓，易于集成至整個(gè)系統。

橋接吉比特媒體獨立接口

　　這個(gè)設計的主要功能為：

　　● GMII至RGMII的數據橋接

　　● RGMII至GMII的數據橋接