CPCI數據總線(xiàn)接口的設計與實(shí)現
加入技術(shù)交流群
3 PCI9054局部總線(xiàn)的接口設計
整個(gè)CPCI接口的設計思路為：FPGA通過(guò)橋接芯片PCI9054與CPCI總線(xiàn)連接，其內部使用異步雙口RAM來(lái)進(jìn)行高速數據的緩沖，通過(guò)使用VerilogHDL語(yǔ)言編程來(lái)控制FPGA中的異步雙口RAM，以實(shí)現系統數據在嵌入式CUP板卡內存與CPCI板卡之間的高速傳輸。
PCI9054提供了3種物理總線(xiàn)接口：CPCI總線(xiàn)接口、LOCAL總線(xiàn)接口和串行EPROM接口。其中CPCI總線(xiàn)接口協(xié)議在嵌入式操作系統中的驅動(dòng)包已經(jīng)帶有，而串行EEPROM的初始化是由PLX公司的PLXMON軟件在嵌入式操作系統中進(jìn)行在線(xiàn)燒寫(xiě)的，所以本系統設計的重點(diǎn)就是關(guān)于LOCAL總線(xiàn)接口的控制和傳輸，其接口電路示意圖如圖2所示。本文引用地址：http://dyxdggzs.com/article/156072.htm
PCI9054與本地總線(xiàn)之間的接口稱(chēng)之為L(cháng)OCAL BUS，是CPCI總線(xiàn)系統設計中十分重要的一環(huán)。PCI9054 LOCAL BUS在系統設計中，其總線(xiàn)直接與Alter公司的EP2S90F78014芯片的數據總線(xiàn)相連，同時(shí)通過(guò)運用Verilog HDL語(yǔ)言編程來(lái)實(shí)現對雙口RAM控制器的功能。
PCI9054 LOCAL BUS有3種工作模式，分別為M、J和C模式。M模式是專(zhuān)為Motorola公司開(kāi)發(fā)和設計的，而另外兩種工作模式就應用的比較廣泛。其中J模式因為沒(méi)有LocaL Master，所以它的地址總線(xiàn)和數據線(xiàn)沒(méi)有分開(kāi)，從而增加了開(kāi)發(fā)難度。而在C模式下，PCI9054芯片通過(guò)片內的邏輯控制可以將CPCI的局部地址和數據總線(xiàn)分開(kāi)，從而有效地降低了開(kāi)發(fā)難度，并且能靈活地為本地工作時(shí)序提供各種工作方式，所以本系統設計方案選擇了LOCAL總線(xiàn)的C工作模式，工作頻率為40 MHz。
4 局部總線(xiàn)的實(shí)現
PCI9054支持主模式、從模式和DMA傳輸方式，根據本系統設計的需求，采用從模式傳輸方式，即允許CPCI總線(xiàn)上的主設備訪(fǎng)問(wèn)局部總線(xiàn)上的配置寄存器或內存，支持多種模式傳輸。如圖3所示。
評論