一種虛擬儀器通用以太網(wǎng)接口設計

虛擬儀器以其性?xún)r(jià)比高、開(kāi)放性強等優(yōu)勢迅速占領(lǐng)了市場(chǎng)，并成為測控儀器新的經(jīng)濟增長(cháng)點(diǎn)。步入信息化時(shí)代最顯著(zhù)的標志就是信息網(wǎng)絡(luò )在各行業(yè)中的滲透和普及，其中以太網(wǎng)最為典型。以太網(wǎng)總線(xiàn)有可能代替現行的其他總線(xiàn)方式而成為虛擬儀器數據采集系統的首選接口。

　　1 以太網(wǎng)接口的總體設計
　　1.1 以太網(wǎng)接口設計方案選擇
　　以太網(wǎng)接口的設計通常有三種方案：其一是采用FPGA實(shí)現物理層、網(wǎng)絡(luò )層、接入層和傳輸層等各層的描述，該方案要自行實(shí)現復雜的TCP /IP協(xié)議，難度較大;二是基于物理層網(wǎng)絡(luò )控制器和微處理器來(lái)實(shí)現網(wǎng)絡(luò )傳輸，該方案的優(yōu)點(diǎn)是靈活性強，可以針對不同的系統采用不同的協(xié)議，可實(shí)現協(xié)議的精簡(jiǎn)：三是采用專(zhuān)用的協(xié)議處理芯片實(shí)現以太網(wǎng)數據傳輸，該方案的硬件電路相對簡(jiǎn)單，開(kāi)發(fā)周期短，并有越來(lái)越多的芯片可供選擇，且集成了多種協(xié)議，使用十分方便。
　　本設計采用第三種接口方案，即采用專(zhuān)用的TCP/IP協(xié)議集成芯片，并由FPGA實(shí)現對協(xié)議處理芯片的控制，從而實(shí)現以太網(wǎng)數據傳輸。協(xié)議處理芯片選用內部固化了TCP/IP協(xié)議的W3150A+并配合物理層芯片RTL8201，該方法硬件電路相對簡(jiǎn)單，并可利用邏輯硬件實(shí)現，從而使系統設計更加簡(jiǎn)單、緊湊。
　　1.2 以太網(wǎng)控制芯片W3150A+簡(jiǎn)介
　　W3150A+是WIZnet公司專(zhuān)門(mén)為以太網(wǎng)互聯(lián)和嵌入式系統推出的TCP/IP協(xié)議棧芯片。W3150A+能夠實(shí)現TCP、UDP、IP Ver.4、DHCP、ARP和ICMP等協(xié)議，同時(shí)，網(wǎng)絡(luò )接口層(包括MAC子層和DLC子層)也可在該芯片中實(shí)現。同時(shí)還能提供四路網(wǎng)絡(luò )連接，其內部有16KB的雙口RAM可作為數據緩沖區，并可支持全雙工模式，同時(shí)帶有標準的MD接口，可方便連接物理層接口芯片。此外，WIZnet公司還提供了Socket API程序包，可以加速應用程序的開(kāi)發(fā)。

　　圖1所示是W3150A+芯片的結構框圖。由圖1可見(jiàn)，W3150A+主要由4部分組成。其中第一部分是MCU接口。W3150A+提供有直接總線(xiàn)接口、間接總線(xiàn)接口和SPI總線(xiàn)接口。既適合與類(lèi)似8051單片機的總線(xiàn)連接，也非常適合與只有IO口而沒(méi)有總線(xiàn)接口的控制器連接;第二部分是TCP /IP協(xié)議棧。W3150A+已經(jīng)完全固化了從MAC層、網(wǎng)絡(luò )層到傳輸層所需要的協(xié)議，因此，用戶(hù)無(wú)需了解這些協(xié)議的具體實(shí)現方法和實(shí)現代碼;第三部分是接收和發(fā)送緩沖區，通過(guò)以太網(wǎng)進(jìn)行通信的數據就是通過(guò)這些緩沖區來(lái)交換的;第四部分是以太網(wǎng)物理層接口(MII接口)。W3150A +可以與物理層芯片RTL8201無(wú)縫連接，從而實(shí)現10/100BaseT以太網(wǎng)物理接口。
　　W3150A+內部的寄存器分為兩個(gè)存儲器和兩類(lèi)寄存器。兩個(gè)存儲器分別用于數據傳輸的輸入和輸出，兩類(lèi)寄存器分別是通用寄存器和端口寄存器，每類(lèi)寄存器都含有大量的狀態(tài)字控制寄存器。下面簡(jiǎn)要介紹比較重要的狀態(tài)字控制寄存器。
　　Sn_MR：端口n模式寄存器，該寄存器用于設置端口的選項或協(xié)議類(lèi)型;
　　Sn_CR：端口n命令寄存器，該寄存器用來(lái)設置端口的初始化、關(guān)閉、建立連接、斷開(kāi)連接、數據傳輸以及命令接受等;
　　Sn_IR：端口n中斷寄存器，該寄存器用于顯示建立和中止連接、接收數據、發(fā)送完成以及時(shí)間溢出等信息;
　　Sn_PORT：端口n的端口號寄存器，該寄存器可在TCP或UDP模式下設定對應的端口號;
　　S_TX_FSR：端口n發(fā)送存儲器剩余空間寄存器，該寄存器用于指示用戶(hù)可以使用的發(fā)送數據空間的大小，在發(fā)送數據前，用戶(hù)必須先檢查剩余空間的大小，然后控制發(fā)送數據的字節數;
　　Sn_TX_RR：端口n發(fā)送存儲器讀指針寄存器，該寄存器用于指示端口在發(fā)送過(guò)程完成后發(fā)送存儲器的當前位置。當端口n的命令寄存器收
　　到SEND命令后，可隨即從當前Sn_TX_RR到Sn_TX_WR的數據中發(fā)送出去，發(fā)送完成后，Sn_TX_RR的值自動(dòng)改變;
　　Sn_TX_WR：端口n傳輸寫(xiě)指針寄存器，該寄存器可指示向TX存儲器寫(xiě)入數據時(shí)的地址;
　　Sn_RX_RSR：端口n接收數據字節數寄存器，該寄存器只是端口接收數據緩沖區接收數據的字節數，通?？捎蒘n_TX_RR到Sn_TX_WR的值計
　　算得出，向端口n命令寄存器寫(xiě)入RECV命令后，寄存器的值將自動(dòng)改變，并可以接收遠程對端的數據;
　　Sn_RX_RD：端口n接收緩沖區讀指針寄存器，該寄存器只是端口接收過(guò)程完成后的讀地址信息。
　　W3150A+內部有4個(gè)獨立的端口(Socket)，它們的狀態(tài)、控制分別映射在第二到第五寄存器區。主要用于實(shí)現端口工作模式的控制(TCP服
　　務(wù)器、TCP客戶(hù)端、UDP或PPPOE等)、設置該端口的端口號，設置該端口目的主機IP地址和端口號，以及端口接收和發(fā)送數據控制等。
　　2 以太網(wǎng)接口的硬件設計
　　本接口的硬件設計主要包括FPGA與W3150A+的接口設計，物理層芯片RTL8201與W3150A+的接口設計以及時(shí)鐘模塊和電源模塊的設計。其硬件設計框圖如圖2所示。

　　2.1 W3150A+與FPGA的接口設計
　　隨著(zhù)半導體技術(shù)的飛速發(fā)展，FPGA(Field Programmable Gate Array)的計算能力、容量以及可靠性有了很大的提高。它正以高度靈活的用戶(hù)現場(chǎng)編程功能、反復可改寫(xiě)功能、高可靠性等優(yōu)點(diǎn)，成為數字電路、數字信號處理等領(lǐng)域的新寵。
　　考慮到成本、實(shí)用性以及功耗，本設計選用的FPGA芯片是Altera公司MAXII系列的EPM570GT100C4。MAXII系列器件是一種非易失性CPLD，采用0.18μm的制造工藝，并包含有240到2210個(gè)邏輯單元和8Kbits非易失性存儲器，它相對于其他的CPLD可以提供快速、穩定、數量更多的I/O管腳。
　　W3150A+與微處理器芯片的接口方式有三種：直接總線(xiàn)接口模式、間接總線(xiàn)接口模式和SPI模式。其中直接總線(xiàn)接口模式適用于大數據量傳輸的情況;SPI模式的接口連線(xiàn)較少，適用于數據量不大，傳輸速率相對較低的情況;間接總線(xiàn)接口模式下的數據傳輸性能則介于它們兩者之間。本系統采用直接總線(xiàn)接口模式，以便最大限度地提高數據的傳輸速率。其具體的接口電路如圖3所示。
　　2.2 物理層芯片與W3150A+的接口設計
　　RTL8201BL是一個(gè)單端口的物理層收發(fā)器，它只有一個(gè)MII/SNI(媒體獨立接口/串行網(wǎng)絡(luò )接口)接口?？捎糜趯?shí)現全部的10/100M以太網(wǎng)物理層功能，包括物理層編碼子層(PCS)、物理層介質(zhì)連接設備(PMA)、雙絞線(xiàn)物理媒介相關(guān)子層(TP～PMD)、10Base-Tx編解碼和雙絞線(xiàn)媒介訪(fǎng)問(wèn)單元(TPMAU)。PECL接口可支持連接一個(gè)外部的100Base-FX光纖收發(fā)器。這款芯片使用先進(jìn)的CMOS工藝制作，可以滿(mǎn)足低壓低功耗的需求。
　　RTL8201BL與W3150A+可通過(guò)標準MII接口相連，其中引腳RX_CLK、RXDV、RXD[0：3]以及COL用于數據的接收，而TX_CLK、TXE、TXD[0：3]用于數據的發(fā)送。其具體的電路圖如圖4所示。