25G高速無(wú)源通道的設計挑戰

　　傳輸鏈路中只要存在阻抗不連續，就會(huì )產(chǎn)生反射。S參數中用來(lái)表征反射的參數是S11，也就是常說(shuō)的回波損耗。設計者要做的就是盡可能的控制無(wú)源通道中的阻抗。布線(xiàn)的阻抗較易控制，難于控制之處主要在于過(guò)孔和連接器(圖6)。對于連接器來(lái)說(shuō)，設計者可以控制的是分支(stub)的長(cháng)度。此長(cháng)度越長(cháng)，阻抗越不連續，反射將越厲害。對于背板，通常采用背鉆來(lái)保證。而對于過(guò)孔來(lái)說(shuō)，除了要將其插損控制在最小值外，還要將其阻抗控制與傳輸線(xiàn)盡可能一致。

　　圖6：阻抗的不連續點(diǎn)分別由連接器和過(guò)孔所引起(興森快捷高速實(shí)驗室的某實(shí)測案例)。

　　此外，反射不僅會(huì )引起過(guò)沖和振鈴等信號質(zhì)量的下降，而且還會(huì )給整個(gè)通道帶來(lái)額外的損耗。CEI-25G LR規范規定，回波損耗在整個(gè)奈奎斯特頻率范圍內要約優(yōu)于-10dB，這樣回波損耗所引起的插損將被控制在約0.5dB以?xún)?。?0G BASE GEN2則更是規定回損要約優(yōu)于-20dB，這樣回損所引起的插損才可忽略不計。

　　選擇有精密制造能力的供應商也至關(guān)重要。只有嚴格按照設計意圖進(jìn)行生產(chǎn)制造的PCB，才能更好地保證阻抗可控。對于阻抗受控的PCB，PCB板廠(chǎng)商通常采用在PCB旁附加測試條(通常稱(chēng)為附連邊)來(lái)測試傳輸線(xiàn)的阻抗。對這一點(diǎn)設計者需要尤其注意，某些時(shí)候測試條上的傳輸線(xiàn)阻抗和PCB上的傳輸線(xiàn)阻抗并不能良好地對應，需要設計者在設計PCB時(shí)保證設計的正確性。目前國內已有極個(gè)別廠(chǎng)商能夠直接檢驗PCB板上的阻抗連續性(并非檢驗測試條上的阻抗)。

　　多通道串擾

　　由于下一代100Gbps 網(wǎng)絡(luò )大多會(huì )采用4 x 25Gbps的架構，所以相鄰通道間的串擾表征將無(wú)法避免。由于走線(xiàn)間的距離可以通過(guò)犧牲布線(xiàn)密度來(lái)調節，所以鏈路上串擾最大的地方仍將發(fā)生在連接器端。串擾不僅會(huì )在幅度上帶來(lái)噪聲，同時(shí)還會(huì )引起時(shí)序上的抖動(dòng)，這造成無(wú)用信號反射等信號的完整性問(wèn)題。

　　對串擾進(jìn)行仿真是一個(gè)難題，難度主要體現在高速連接器的串擾建模不易。一般連接器廠(chǎng)商給出的S參數或Spice模型僅局限于連接器的本身，當裝配到PCB(如背板)以后，模型的精確建立和修正將形成挑戰。材料特性、幾何尺寸、是否背鉆和過(guò)孔加工精度都將成為決定性因素。而當串擾模型被比較準確地建立起來(lái)之后，又將出現另一個(gè)挑戰，那就是多通道碼型信號的生成。要生成各種不同長(cháng)度的碼型，以及確定是否帶有噪聲和抖動(dòng)等壓力信號，需要不停地改變或掃描不同通道之間的相位、偏斜和延遲，以找出串擾的最壞情況。

　　除了仿真，也可以測試實(shí)際鏈路中的串擾，這樣也能驗證仿真的正確性。對于串擾的測試，傳統上采用VNA或TDR來(lái)測試物理結構上的串擾，但所測得的串擾大小與數據無(wú)關(guān)。也就是說(shuō)，無(wú)論是VNA測試出來(lái)的串擾幅度，還是TDR測試出來(lái)的串擾最強耦合位置，均不能直接指示出是否引起了誤碼或眼圖的惡化。要測試數據的相關(guān)串擾，需要借助并行通道誤碼儀(圖7)。由于該設備可以級聯(lián)，所以能夠測試多達8個(gè)以上干擾通道的情況。

　　圖7：對于一個(gè)典型的背板，配置了4個(gè)近端串擾和4個(gè)遠端串擾，并監測受害通道的誤碼和浴盆曲線(xiàn)。

　　圖7所示的配置可以將數據相關(guān)的串擾很好的表征出來(lái)，包括改變碼型發(fā)生器的幅度和去加重，得出浴盆曲線(xiàn)，從而找出串擾對數據的最壞影響以及減少串擾和抖動(dòng)的辦法。興森快捷高速實(shí)驗室已利用此設備多次幫助客戶(hù)成功地設計出了高速背板并通過(guò)了驗證。

　　本文小結

　　當高速串行信號速率急速增進(jìn)到25Gbps后，發(fā)射端和接收端的信號處理將更加復雜。由于傳輸的信號仍然是NRZ 碼型，發(fā)射端采用3抽頭(tap)的預加重，接收端采用3抽頭以上的CTLE和DFE兩級均衡來(lái)克服通道上的損耗。而要最優(yōu)化配置發(fā)射端和接收端的均衡，則需了解到通道的損耗情況。設計者只需要考慮到影響損耗的各種因素，做好充分的仿真和測試，便可以做到通道可控，包括大家所熟悉的阻抗控制、損耗控制和串擾控制。設計出的通道不僅要滿(mǎn)足規范，而且還要留有充足的裕量。這樣不僅不會(huì )給有源部分造成壓力，而且還會(huì )為未來(lái)的速率擴展和升級留下余地。