25G高速無(wú)源通道的設計挑戰

　　圖3：興森快捷高速實(shí)驗室25Gbps眼圖實(shí)測：分別對應于發(fā)射端、一半通道長(cháng)度以及接收端測得的眼圖。

　　一旦選定了連接器，其本身的插損也就被確定下來(lái)。大多數背板連接器都采用壓接方式設計，所以設計者唯一要做的就是盡可能地優(yōu)化過(guò)孔，將過(guò)孔的插損減到最小。由于連接器廠(chǎng)商一般會(huì )推薦連接器的布局(layout)方式，設計者能做的就是將過(guò)孔的分支(stub)減至最小，常見(jiàn)的方法有背鉆。除此之外，在實(shí)際的板級設計中，經(jīng)常會(huì )遇到表面微帶線(xiàn)轉換到帶狀線(xiàn)的做法，針對這種狀況要找出最優(yōu)的過(guò)孔實(shí)在不易。因為過(guò)孔在高速率下的模型非常復雜，而影響過(guò)孔的主要因素有孔徑、孔深、反焊盤(pán)和過(guò)孔鍍銅厚度。通常使用仿真軟件仿真不同過(guò)孔的S參數，從而找出最優(yōu)的過(guò)孔。另外，過(guò)孔性能與頻率相關(guān)。在不同的上升沿下，過(guò)孔所表現的性能并不一樣，這時(shí)需要設計者對其做出一定的權衡和取舍。事實(shí)上，仿真和實(shí)測結果之間一般存在著(zhù)誤差，并且有時(shí)誤差會(huì )相當大，這一差異產(chǎn)生的原因是由于實(shí)際制造工藝并不能像仿真時(shí)那樣理想，在信號速率越高時(shí)越是如此。

　　不斷的仿真和測試可以幫助設計者找出最優(yōu)的過(guò)孔(圖4)。興森快捷公司在CPCA期間展示的100G以太網(wǎng)板，就是經(jīng)過(guò)兩版仿真和實(shí)測驗證才找出的適合單通道28G速率的信號過(guò)孔。如果放在以前，在28G速率時(shí)竟然還能打孔設計，這幾乎是天方夜譚。很多公司的設計規范里都有規定，10G速率的PCB布線(xiàn)不能打孔，這就是因為過(guò)孔的參數特性很難控制，人們缺少必要的手段和條件對其進(jìn)行研究和驗證。為此，興森快捷的高速實(shí)驗室投入了大量的人力與物力，致力于高速無(wú)源鏈路的研究，努力幫助客戶(hù)打通高速無(wú)源鏈路的設計瓶頸。

　　圖4：某板材損耗的仿真和實(shí)測對比：需要進(jìn)行多次仿真修正，才能縮小理論和實(shí)測之間的差距。

　　PCB布線(xiàn)是影響傳輸損耗的另一個(gè)關(guān)鍵因素。線(xiàn)上損耗的主要原因有：趨膚效應、介質(zhì)損耗、銅箔粗糙度和波纖效應，這幾個(gè)因素均和信號的速率相關(guān)。在設計的初始階段，設計者便會(huì )借助軟件來(lái)計算PCB布線(xiàn)的阻抗和損耗。軟件通常都不會(huì )單獨考慮銅箔粗糙度的影響，或者將此影響歸類(lèi)到趨膚效應。而事實(shí)上，銅箔粗糙度和趨膚效應存在著(zhù)區別。當速率達到10Gbps時(shí)，銅箔粗糙度的影響便不可忽略。經(jīng)過(guò)興森快捷的高速實(shí)驗室的測試驗證，在25Gbps速率下，高粗糙度銅箔所產(chǎn)生的額外損耗往往會(huì )比低粗糙度銅箔高出很多。而在PCB制造時(shí)，PCB廠(chǎng)商通常都會(huì )默認為采用普通銅箔，也就是高粗糙度銅箔，這在高速設計時(shí)是常被忽略的地方。因為一般的PCB工廠(chǎng)都不會(huì )去研究銅箔粗糙度的影響，興森快捷公司在這方面所做的研究工作已處于業(yè)界的前列。

　　介質(zhì)的損耗將隨著(zhù)頻率的升高而越變越大(圖5)，這時(shí)能否找到一款性?xún)r(jià)比高的板材將成為成功的關(guān)鍵。因為，在如此高的速率下，即使采用以前用于10G BASE KR的改性FR4板材(如 Nelco 4000-13)也將無(wú)法滿(mǎn)足要求，更不用說(shuō)普通的FR4。而業(yè)界原本廣為使用的Megtron 6也因為日本地震而受到很大影響，所以尋找到一款可替代的高頻板材已迫在眉睫，而新材料的認證又需要一個(gè)相對較長(cháng)的周期(需要做環(huán)境測試、插損測試、眼圖測試和BER測試等)。所要用到的儀器設備包括：恒溫箱、矢量網(wǎng)絡(luò )分析儀或TDR、碼型發(fā)生器、采樣示波器或實(shí)時(shí)示波器以及BERT等。為了更好地對25Gbps無(wú)源通道進(jìn)行量化和建模，興森快捷的高速實(shí)驗室對此做了大量的研究工作，找出了性?xún)r(jià)比更高的Megtron 6替代板材，目前興森快捷還購買(mǎi)了業(yè)界最大可探測面積的探針臺，10G速率以上的超高速背板及系統的設計已變得更加容易。

　　圖5：CEI-25G LR規范規定的插損要比10G Base嚴格很多。10G Base只需要考慮6GHz時(shí)的損耗，而CEI-25G LR則需要考慮12.5GHz時(shí)的損耗。

　　在估算通道損耗時(shí)，一般會(huì )認為介質(zhì)是均勻的。事實(shí)上不同的疊層會(huì )使用不同厚度的PP(聚丙烯)，不同厚度PP的構成是不一樣的。PP主要由玻璃纖維和樹(shù)脂組成。波纖的經(jīng)緯交叉點(diǎn)和空隙中的樹(shù)脂含量不同，這會(huì )導致介質(zhì)的不均勻性，主要是波纖交叉點(diǎn)和空隙中的Dk和Df值區別很大。在最壞情況下，一對差分走線(xiàn)中的一根走在交叉線(xiàn)上，而另一根則走在空隙當中，這樣差分對的傳輸延遲和損耗都會(huì )不同，這將造成眼圖的閉合和造成EMI。采用Intel推薦的10度角設計是一種常規的解決玻纖效應的做法，但這通常被用于10G速率及以下，當通道速率達到25Gbps時(shí)，玻纖效應對傳輸線(xiàn)的影響需要被更加嚴格地進(jìn)行評估。

　　此外，布線(xiàn)的方式也將影響到插損，比如傳輸線(xiàn)是微帶線(xiàn)還是帶狀線(xiàn)。兩者所帶來(lái)的損耗大不相同，在頻率越高的情況下區別會(huì )越大。除了損耗，兩種傳輸線(xiàn)周?chē)碾姶艌?chǎng)分布以及傳播特性也不盡相同?？傮w而言，帶狀線(xiàn)會(huì )比微帶線(xiàn)具有更好的性能表現，但前提條件是，必須設計出參數和特性均可控的過(guò)孔。

　　所有的影響因素均需要被考慮在內，才能符合規范要求。由于仿真和測試之間存在很大的差異，需要設計者不斷修正仿真模型和優(yōu)化算法，并反復和實(shí)測結果進(jìn)行對比，才能得到可信的仿真結果和經(jīng)驗修正值。