基于千兆以太網(wǎng)的基帶光纖拉遠設計

　　2 方案設計

　　根據88E1111的功能特點(diǎn)和基帶光纖拉遠的設計要求,本文提出了用88E1111完成數字微波接力系統基帶光纖拉遠的接口設計方案。接口設計方案框圖如圖1所示,主要由室內單元、室外單元2部分組成。發(fā)方向,室內單元業(yè)務(wù)碼流輸入FPGA復分解器,完成業(yè)務(wù)數據打包,封裝成符合IEEE802．3標準的數據幀結構,通過(guò)GMII接口發(fā)送到88E1111,由88E1111完成數據并串轉換,通過(guò)高速串行信號接口將信號發(fā)送到1．25 G光收發(fā)器,完成電光轉換后向室外單元發(fā)送1．25 G光信號。室外單元1．25 G光收發(fā)器接收光信號,完成光電轉換,通過(guò)高速串行信號接口將高速電信號輸入88E1111,由88Ellll完成數據串并轉換,通過(guò)GMII接口將并行數據發(fā)送到FPGA調制解調器,完成數據解幀、調制后,通過(guò)中頻射頻單元向空中發(fā)送無(wú)線(xiàn)射頻信號。收方向為發(fā)方向的逆向流程。

　　3 硬件設計

　　圖2所示是1．25 G光收發(fā)器SSFF315l的電路原理圖,其收發(fā)引腳RD±、TD±分別連接到88E1111的高速串行信號接口S_IN±、S_0UT±信號。圖3所示是88E1111的電路原理圖,其主要引腳連接關(guān)系如下：GMII接口信號(詳見(jiàn)表1連接到FPGA;Management接口信號MDl0、MDC連接到微處理器;Config接口信號按表2映射關(guān)系連接到LED接口;XTALl引腳輸入125 MHz時(shí)鐘信號,頻率穩定度±50 ppm;RSET為芯片參考電壓輸入引腳,通過(guò)5 kΩ精密電阻連接到地;SEL_FREQ為時(shí)鐘輸入選擇引腳,接低電平時(shí),選擇125 MHz時(shí)鐘輸入。

　　88E1111完全按照IEEE802.3協(xié)議工作。TX_CLX為發(fā)送時(shí)鐘,TX_EN為發(fā)送使能信號,TX_EN有效時(shí),在發(fā)送時(shí)鐘TX_CLK的上升沿傳送數據,TXD[7：0]至88E1111,完成發(fā)送操作。RX_CLK為接收時(shí)鐘,RX_DV是接收數據使能信號。RX_DV有效時(shí),在接收時(shí)鐘 RX_CLK的上升沿從88E1111接收數據RXD[7：0],完成接收操作。

　　4 設計中應注意的問(wèn)題

　　4．1 電氣接口匹配

　　88E111l的高速串行信號接口為CML接口,光收發(fā)器的信號接口為LVPECL接口。因此接口之間要增加CML轉LVPECL電氣接口匹配電路。采用交流耦合接口匹配電路時(shí),發(fā)送端在IVPECL的2個(gè)輸出信號上各加一個(gè)到地的偏置電阻,即圖2中R9、R10,電阻值選取范圍142～200Ω。輸入端在LVPECL的2個(gè)輸入信號之間跨接一個(gè)電阻,即R5,阻值取100 Ω。

　　4．2 GMII接口設計

　　GMII接口數據速率達到125 Mb／s,速率較高,為了避免各個(gè)信號在PCB板上由于傳播時(shí)延不同而造成相位誤差,布線(xiàn)時(shí),TXD[7：0]、CTX_CLK、TX_EN為一組信號,RXD[7：0]、RX_CLK、RX_DV為一組信號,兩組信號必須嚴格等長(cháng)。

　　4．3 PCB布線(xiàn)設計

　　基帶光纖拉遠接口板上有LVTTL、LVPECL、CML等多種信號。為避免相互干擾,PCB布線(xiàn)時(shí)應注意,在差分線(xiàn)對內,2條線(xiàn)之間的距離應盡可能短,以保持接收器的共模抑制能力,在PCB板上,2條差分線(xiàn)之間的距離應盡可能保持一致,以避免差分阻抗的不連續性。

　　5 結束語(yǔ)

　　基于88E1111的基帶光纖拉遠接口設計方案,在千兆、全雙工運行模式下,接口數據傳輸速率可達800 Mb／s;在單模光纖傳輸時(shí),傳輸距離可達20 km,完全達到數字微波接力系統的設計要求。本方案已在多個(gè)數字微波接力產(chǎn)品中得到應用,具有設計簡(jiǎn)單、性能穩定的優(yōu)點(diǎn)。相比傳統的方案有以下2個(gè)創(chuàng )新點(diǎn)：1)傳輸數據采用符合IEEE802．3協(xié)議的數據幀結構,接口標準、可靠;2)采用光纖作為傳輸介質(zhì),避免了系統的室內外單元之間饋線(xiàn)連接的不便,大大降低了系統成本和設備開(kāi)通的難度。