基于A(yíng)RM926EJ-S的MPEG-4軟解碼器的優(yōu)化與實(shí)現
加入技術(shù)交流群
1 引 言
本文引用地址：http://dyxdggzs.com/article/152648.htmMPEG-4視頻壓縮標準自問(wèn)世以來(lái)受到人們的廣泛關(guān)注。近幾年，嵌入式應用中對MPEG-4播放器的實(shí)現已經(jīng)成為眾多廠(chǎng)家的研究熱點(diǎn)。專(zhuān)用的MPEG-4播放芯片已經(jīng)非常普遍，但是減少功耗和降低成本一直是商家追求的目標，因此，隨著(zhù)嵌入式的主流微處理器ARM的處理能力越來(lái)越強，用他來(lái)實(shí)現MPEG-4系統的軟解碼成為了眾多嵌入式設計公司研究的重點(diǎn)內容。由于MPEG-4系統龐大且需要大量的數據處理，因此在A(yíng)RM中實(shí)現MPEG-4軟解碼需要對其原算法進(jìn)行充分的優(yōu)化才能達到理想的性能。為此研究了一種基于ARM926EJ-S微處理器的MPEG-4解碼算法的純軟件實(shí)現和優(yōu)化的方法，通過(guò)對解碼算法的軟件優(yōu)化，將QVGA格式MPEG-4碼流在A(yíng)RM9平臺上的播放速度由原來(lái)的10 f／s提高到了37 f／s，完全達到了流暢播放的要求，具有很高的實(shí)用價(jià)值。
2開(kāi)發(fā)平臺及耗時(shí)分析
論文研究使用的是基于ARM926EJ-S微處理器的綜合開(kāi)發(fā)平臺，采用Linux操作系統，外接320*240(QVGA格式)的LCD顯示屏。ARM926EJ-S微處理器的時(shí)鐘頻率為190 MHz；采用5級整數流水線(xiàn)操作，支持32位ARM指令集和16位Thumb指令集以及擴充的DSP指令集；支持數據Cache和指令Cache，具有更高的指令和數據處理能力。軟件編譯環(huán)境為ADS1.2，使用Multi-ICE下載程序。
MPEG-4 SP級算法流程圖如圖1所示。優(yōu)化的前期工作首先要將MPEG-4解碼代碼移植到開(kāi)發(fā)平臺上，然后對解碼各個(gè)模塊進(jìn)行運算量和耗時(shí)分析，找出優(yōu)化的重點(diǎn)內容。本文采用長(cháng)度為376 934 B的AVI碼流為測試序列，該碼流共95幀，其中包括8個(gè)I幀，87個(gè)P幀。在未優(yōu)化前測得的耗時(shí)分析結果如表1所示，整個(gè)測試序列解碼播放完畢耗時(shí)10.05 s，解碼播放速度只有9.5 f／s。
 |
在A(yíng)RM上用軟件實(shí)現MPEG-4解碼器的主要任務(wù)是提高解碼速度，同時(shí)達到理想的畫(huà)面播放效果。因此，怎樣使耗時(shí)部分根據ARM處理器的特性提高程序執行效率是我們的主要工作，也是研究實(shí)現的重點(diǎn)。
3 MPEG-4解碼算法在A(yíng)RM926EJ-S上的優(yōu)化
MPEG-4軟解碼以開(kāi)源的XVID源代碼做為參考，將XVID的C源代碼移植到ARM平臺上，在此基礎上進(jìn)行優(yōu)化并測試優(yōu)化后的解碼播放性能。優(yōu)化主要從3個(gè)方面進(jìn)行：
(1)對XVID源代碼的軟件結構，程序流程進(jìn)行適合ARM特點(diǎn)的調整。
(2)對運算量較大、耗時(shí)較多的模塊編寫(xiě)匯編函數代替C程序模塊，提高程序執行效率。
(3)尋找快速或并行算法。
3.1軟件結構的優(yōu)化
ARM的資源非常有限，在軟件的結構安排上應盡量減少存儲器訪(fǎng)問(wèn)，增加Cache的命中率，提高程序執行效率。
3.1.1 適當的模塊合并處理以減少存儲器的訪(fǎng)問(wèn)次數
優(yōu)化前的源代碼中，I幀與P幀的宏塊解碼軟件結構如圖2所示。在這個(gè)流程中，對于inter宏塊，可變長(cháng)解碼(VLD)，反掃描(Iscan)，反量化(Iquant)三個(gè)過(guò)程中有3次的Block存儲區讀，2次Block存儲區寫(xiě)和1次Data存儲區寫(xiě)。然而這些數據的處理并不存在關(guān)聯(lián)性，為減少存儲器訪(fǎng)問(wèn)帶來(lái)的浪費，可以將在Block存儲區讀取的數據將這三個(gè)步驟全部進(jìn)行完之后再放回存儲區。因此可對這三個(gè)步驟進(jìn)行合并處理。具體的做法是：將原來(lái)的兩個(gè)函數：
合并后VLD從Block緩沖區讀數據處理后馬上進(jìn)行反掃描和反量化，并將反量化后的數據存入Block中。整個(gè)過(guò)程只進(jìn)行了一次Block緩沖區的讀和寫(xiě)，不僅減少了兩個(gè)讀寫(xiě)操作，還減少了一個(gè)Data緩沖區的開(kāi)辟。同時(shí)，對于P幀在VLD之后立即進(jìn)行反量化還省去了大量零值的處理，這也是考慮合并的主要因素之一。
同樣，I幀中的AC／DC預測和反量化也可以進(jìn)行合并。做法是：將add_acdc(pMB，i，block[i*64]，iDcScaler，predictors)；dequant_intra(data[i*64]，block[i*64]，iQuant，iDcScaler)兩個(gè)函數合并為：add_acde(pMB，i，block[i*64]，iDcSealer，predictors，cbpcontrol，iQuant)。這個(gè)過(guò)程在減少存儲器的讀寫(xiě)操作的同時(shí)也減少了沒(méi)有預測的AC值的反量化過(guò)程。
通過(guò)以上兩個(gè)步驟的合并處理，由測試序列測試之后發(fā)現解碼播放完畢耗時(shí)5.23 s，速度提高了將近9 f／s，效果非常明顯。
相關(guān)推薦技術(shù)專(zhuān)區
|
評論