基于A(yíng)RM和FPGA的高速高空數據采集系統的實(shí)現

隨著(zhù)人們對高空的興趣發(fā)展和研究需要，越來(lái)越多的科學(xué)實(shí)驗被科研人員搬到了空中進(jìn)行，氣球探空和無(wú)人機實(shí)驗是比較典型的方法。這些科學(xué)實(shí)驗往往需要在一定的實(shí)驗條件到達時(shí)觸發(fā)某特定實(shí)驗現象，從而對發(fā)生時(shí)間非常短促且不具備可重復再現性的實(shí)驗目標數據進(jìn)行高速采集。日前，筆者參與的項目中需要完成的任務(wù)是：通過(guò)無(wú)線(xiàn)通信實(shí)現對高空實(shí)驗設備進(jìn)行控制，對整個(gè)實(shí)驗過(guò)程進(jìn)行實(shí)時(shí)觀(guān)察分析(其中的實(shí)驗條件數據通過(guò)GPS接收機，紅外虛擬邏輯分析儀等設備實(shí)時(shí)采集)，待實(shí)驗到達觸發(fā)條件時(shí)，通過(guò)手動(dòng)(或自動(dòng)可選)的方法實(shí)施觸發(fā)，再對觸發(fā)后的實(shí)驗目標數據進(jìn)行采集并傳回地面PC進(jìn)行后續的分析處理。該項目采用ARM和FPGA分別作為主從處理器設計嵌入式采集系統，采用多通道A／D并行采樣實(shí)驗目標數據，系統通過(guò)基于串口的無(wú)線(xiàn)數傳模塊與地面實(shí)時(shí)通信。

1 系統硬件設計
系統的硬件結構原理圖如圖1所示。

在該系統設計方案中，ARM采用Samsung公司基于ARM920T的S3C2410，其主要技術(shù)指標如：支持32 b ARM指令集和16 b Thumb指令集；支持32 b的高速AMBA總線(xiàn)接口；帶有MMU(內存管理單元)，可以進(jìn)行Linux操作系統的移植；MPU支持實(shí)時(shí)操作系統；采用五級流水線(xiàn)和哈佛結構，獨立的16 KB指令Cache和16 KB數據Cache，具有更高的指令和數據處理能力；支持TFT的LCD控制器、NAND閃存控制器、3路UART、4路帶PWM的Timer、8路10位ADC、觸摸屏接口、I2C總線(xiàn)接口，以及2個(gè)USB主設備接口和1個(gè)USB從設備接口等豐富的外圍設備和接口。FPGA采用AItera公司StratixⅡ系列的EP2S15器件，EP2S15現場(chǎng)可編程門(mén)陣列系列速度快容量高，它采用1．2 V，90 nm全銅層SRAM工藝和創(chuàng )新的適應邏輯模塊(ALM)結構，有最大化的性能，器件密度可達到15 600等效邏輯元(LE)，能提供419 Kb片內TriMatrix存儲器，多達12個(gè)DSP區塊有48(18 b×18 b)乘法器，用來(lái)實(shí)現高性能濾波器和其他DSP功能，支持各種高速外接存儲器接口，支持各種標準的I／O，高速差分I／O，具有豐富的外部資源以及支持多種高性能標準。
在該系統中，ARM主要負責核心處理和控制，總線(xiàn)實(shí)現ARM與FPGA之間的通信，存儲器負責程序和數據的存儲，其中FLASH存儲程序和文件，SDRAM存儲系統運行時(shí)的程序和數據，ARM通過(guò)GPIO連接實(shí)驗中的相關(guān)繼電器、觸發(fā)設備、輸出電壓控制設備、以及特定設備采樣A／D并進(jìn)行驅動(dòng)，通過(guò)FPGA擴展RS 232串口分時(shí)控制和讀取GPS接收機、紅外虛擬邏輯分析儀等設備數據，通過(guò)總線(xiàn)連接FPGA并控制FPGA動(dòng)作來(lái)啟動(dòng)和完成數據采集，通過(guò)RS232通信接口負責與地面PC的交互。本系統充分發(fā)揮了ARM芯片的強大處理能力和FPGA的高速并行能力，成功實(shí)現實(shí)驗目的。
ARM和FPGA的總線(xiàn)接口如圖2所示。