基于A(yíng)RM和FPGA的高速高空數據采集系統的實(shí)現
加入技術(shù)交流群
S3C2410通過(guò)讀寫(xiě)總線(xiàn)上的地址來(lái)進(jìn)行指令和數據的傳輸以控制EP2S15的所有動(dòng)作。FPGA主要實(shí)現通過(guò)控制A／D實(shí)現數據采集，并保存至SDRAM，對ARM的讀寫(xiě)信號進(jìn)行譯碼以將實(shí)驗目標數據讀回ARM并傳回地面。將EP2S15直接連在S3C2410的存儲器總線(xiàn)上，S3C2410可以通過(guò)存儲器指令訪(fǎng)問(wèn)EP2S15，ARM與FPGA之間的連接除了數據、地址和讀寫(xiě)控制外，還有中斷信號和DMA控制信號，使ARM可接受FPGA產(chǎn)生的中斷和實(shí)現DMA數據傳輸。另外為了擴展S3C2410的串口，將串口連接到FPGA實(shí)現對多個(gè)設備的分時(shí)控制。
2．1 PC機控制程序
(1)通過(guò)自定義協(xié)議和無(wú)線(xiàn)數傳模塊，對下位機發(fā)出各種命令控制實(shí)驗的進(jìn)行。
(2)對實(shí)時(shí)的實(shí)驗條件數據進(jìn)行相關(guān)處理和顯示，以實(shí)現對實(shí)驗運行情況實(shí)時(shí)監控。
(3)根據實(shí)驗者要求，定義實(shí)驗觸發(fā)條件和方式，并在條件到達時(shí)發(fā)出警報。
(4)對實(shí)驗目標數據進(jìn)行采集和保存，待下一步實(shí)驗分析使用。
2．2 下位機系統程序
下位機程序包括FPGA模塊子程序和ARM主體控制程序。
FPGA模塊程序又包括對ARM讀寫(xiě)指令的譯碼，對A／D的驅動(dòng)來(lái)采集實(shí)驗目標數據，對SDRAM驅動(dòng)以保存實(shí)驗數據，對中斷信號和DMA信號的支持，對串口的設備切換支持。
ARM主體程序包括操作系統和應用程序：為了最大程度利用系統硬件資源，并且保證實(shí)時(shí)性，在A(yíng)RM上移植了Linux多任務(wù)實(shí)時(shí)操作系統，內核版本為2．6，完美支持多線(xiàn)程以并行完成實(shí)驗中的多個(gè)控制任務(wù)，并且通過(guò)修改啟動(dòng)參數以實(shí)現控制程序的自動(dòng)運行；為了方便系統開(kāi)發(fā)調試，該系統移植了基于LinuxUSB Gadget的USB從設備驅動(dòng)，實(shí)現了把ARM連接的FLASH當成海量存儲設備進(jìn)行讀寫(xiě)，大大提高了開(kāi)發(fā)過(guò)程中燒寫(xiě)FLASH的速度，提高了開(kāi)發(fā)效率，并對于地面進(jìn)行試驗性實(shí)驗的大數據量高速讀寫(xiě)提供了支持；設計并實(shí)現了用來(lái)支持FPGA，A／D設備、相關(guān)繼電器、觸發(fā)設備、輸出電壓控制設備的驅動(dòng)；并實(shí)現了主體應用程序以完成各主要任務(wù)。
驅動(dòng)模塊實(shí)現中，均采用字符設備方法，對于FPGA的驅動(dòng)通過(guò)IOCTL方法以實(shí)現對多端口變長(cháng)字節數的讀寫(xiě)；對A／D設備則通過(guò)對連接的GPIO端口(時(shí)鐘信號和數據引腳)完全按照設備時(shí)序進(jìn)行操作，考慮到實(shí)驗中特定電壓變化并不會(huì )驟變，為了數據準確采取多次讀取求均值的方法進(jìn)行；對輸出電壓控制設備則對內核實(shí)現的s3c2410_gpio_set函數進(jìn)行參考，實(shí)現一次調用對多個(gè)GPIO端口進(jìn)行設置，以保證輸出電壓的精確跳變和控制。
主體應用程序主要包括初始化模塊、通信模塊、充電控制模塊、實(shí)驗參數設備數據讀取模塊(GPS等)、實(shí)驗目標數據采集模塊。下面是幾個(gè)主要模塊的實(shí)現過(guò)程。
(1)通信模塊
由于采用基于串口的無(wú)線(xiàn)數傳與PC機進(jìn)行通信，項目中采用自定義協(xié)議方式，定義了相關(guān)的命令字、數據字、參數字的數據格式以及糾錯算法和握手協(xié)議，對PC機發(fā)送的命令進(jìn)行解析和響應，并啟動(dòng)調用其他實(shí)驗控制模塊，最后將實(shí)驗所需的數據實(shí)時(shí)傳回地面。
(2)實(shí)驗參數設備數據讀取模塊
在初始化模塊中把各實(shí)驗參數設備配置為PUSH模式，以項目中采用的GPS接收機為例，可以配置成以5 Hz的速率定時(shí)發(fā)送符合NMEA協(xié)議的GPGGA等數據的模式，每隔一定時(shí)間切換串口至GPS接收機讀取數據，按照NMEA協(xié)議對試驗中所需的數據進(jìn)行解析處理，并保存至指定緩沖區以讓通信模塊實(shí)時(shí)發(fā)送回地面，其他設備類(lèi)似操作。
(3)實(shí)驗目標數據采集模塊
在接收到觸發(fā)命令后，啟動(dòng)FPGA進(jìn)行采樣，通過(guò)輪詢(xún)或中斷方式判斷FPGA已經(jīng)采集完畢后，將實(shí)驗目標數據讀至指定緩沖區，進(jìn)行相關(guān)處理后傳回地面，為了保證數據準確，可采用重復發(fā)方法或較好的糾錯方法。
初始化模塊主要完成上電后對各實(shí)驗設備進(jìn)行初始化，讀取PC發(fā)送的參數進(jìn)行設置，其他實(shí)驗控制模塊按照實(shí)驗規程完成。
3 結 語(yǔ)
介紹一種采用ARM與FPGA相結合的設計，實(shí)現了適用于高空高速實(shí)驗數據采集的系統，采用S3C2410作為主控芯片，實(shí)時(shí)地將實(shí)驗數據傳輸到地面PC控制平臺，地面PC實(shí)時(shí)控制高空實(shí)驗過(guò)程并進(jìn)行實(shí)驗目標數據采集?，F場(chǎng)可編程門(mén)陣列(FPGA)采用Altera公司StratixⅡ系列的EP2S15器件，在控制4塊A／D轉換芯片的同時(shí)，將數據存貯在SDRAM中，并與S3C2410通過(guò)總線(xiàn)傳輸數據。由于主從處理器都采用功能強大且資源豐富的芯片，為以后的系統升級預留了大量空間。開(kāi)發(fā)過(guò)程中可得的豐富資料，減輕了研發(fā)任務(wù)，提高研發(fā)速度，在較短的時(shí)間內得到性能優(yōu)秀的目標系統，目前該系統已投入實(shí)際應用，取得了理想的效果。該論文的創(chuàng )新之處在于以新穎的設計結構同時(shí)實(shí)現了復雜實(shí)驗過(guò)程的控制和高速的數據采集，對S3C2410這款處理器強大的處理能力和豐富的I／O資源充分利用，同時(shí)以EP2S15的高速并行處理能力彌補了ARM的不足之處。該系統中的整體設計結構和流程都可以為嵌入式數控行業(yè)提供很好的借鑒作用。
評論