基于DSP的高性能通用并行彈載計算機設計與實(shí)現

摘要：為滿(mǎn)足彈上信號處理領(lǐng)域不斷增長(cháng)的任務(wù)需求并適應不同的應用場(chǎng)合，設計高性能通用并行計算機，進(jìn)而構建各類(lèi)信號處理系統是一種趨勢。基于時(shí)共享總線(xiàn)和分布式兩種并行結構的理論分析，結合信號處理系統的特點(diǎn)，設計了一種高性能通用并行彈載計算機，它具有標準化、模塊化、可擴展、可重構、混合并行模式、多層次互聯(lián)的特性，通過(guò)構建典型彈載計算機驗證了這些特性。
關(guān)鍵詞：彈載計算機；并行處理；TS201；FPGA

0 引 言
隨著(zhù)技術(shù)的發(fā)展，在導彈控制和通信等領(lǐng)域，需要處理的任務(wù)規模越來(lái)越大。雖然隨著(zhù)VLSI技術(shù)的發(fā)展，已產(chǎn)生了運算能力達每秒幾十億次的處理器，但還遠遠不能滿(mǎn)足這些領(lǐng)域的需求。而VLSI技術(shù)的發(fā)展已受到其開(kāi)關(guān)速度的限制，進(jìn)一步提高處理器主頻遇到的困難越來(lái)越大。為此，把用于大型計算機的并行處理技術(shù)應用到信號處理中來(lái)，在信號處理系統中引入并行多處理器技術(shù)是必然趨勢。傳統彈載計算機一般針對特定場(chǎng)合，先確定算法，再根據算法確定系統結構，由于系統結構與算法嚴格相關(guān)，因此通用性較差。隨著(zhù)一些標準技術(shù)(標準板型、接口、互聯(lián)協(xié)議等)在彈上控制系統中的應用，設計標準化、模塊化的通用型計算機成為了可行。而且所設計的還要可擴展、可重構，進(jìn)而根據不同的應用場(chǎng)合和算法構建各種彈載計算機系統。

1 并行彈載計算機處理結構模型
普遍的兩種并行處理結構如圖1所示，一種是共享總線(xiàn)結構，另一種是分布式并行結構。其中，P(Proces-sor)：處理器；M(Memory)：存儲器；MB(Memory Bus)：存儲器總線(xiàn)；NIC(Network Interface Circuitry)：網(wǎng)絡(luò )接口電路。共享總線(xiàn)結構中多個(gè)處理器P經(jīng)由高速總線(xiàn)連向共享存儲器，每個(gè)處理器等同地訪(fǎng)問(wèn)共享存儲器、I／O設備和操作系統服務(wù)。分布式并行結構中多個(gè)處理節點(diǎn)通過(guò)高通信帶寬、低延遲的定制網(wǎng)絡(luò )互聯(lián)，每個(gè)處理節點(diǎn)都有物理上的分布存儲器，節點(diǎn)間通過(guò)消息傳遞相互作用。

并行處理的目的是采用多個(gè)處理器同時(shí)對任務(wù)處理，從而減小任務(wù)執行時(shí)間，它主要反映在加速比(S)和并行效率(E)上。加速比是指對于一個(gè)特定應用，并行算法的執行速度相對串行算法加快了很多倍。效率則是針對每個(gè)處理器來(lái)衡量的。依據并行處理中可擴放性(Sealability)評測的等效率度量標準可從理論上評測這兩種結構。