基于NiosⅡ的嵌入式高速邏輯分析儀

1 引言
由于數字信號只有高電平和低電平兩種情況，因此，用單片機 (MCU)就可直接實(shí)現多路數字信號進(jìn)行采集和邏輯分析。但由于單片機的時(shí)鐘頻率較低，完成一次采樣的時(shí)間受程序執行指令速度的限制，采樣速率通常不超過(guò) 1MHz。因此，用單片機只能實(shí)現對低速率數字信號進(jìn)行邏輯分析。FPGA的工作時(shí)鐘速率通?？蛇_ 200MHz以上，可對高速數字信號進(jìn)行采樣，但普通的 FPGA在與外部設備進(jìn)行數據交換時(shí)顯得不靈活。為了解決上述問(wèn)題，通常是將 MCU與 FPGA結合起來(lái)，用 FPGA對高速數字信號進(jìn)行采樣，用 MCU負責與外部設備進(jìn)行數據交換，從而實(shí)現對高速數字信號進(jìn)行邏輯分析，如圖 1所示。

隨著(zhù)可編程邏輯器件的發(fā)展，Altera公司研發(fā)了可以嵌入軟 CPU核的 Cyclone系列和 Stratix系列的 FPGA芯片。嵌入式軟核與普通硬核的昀大差別在于它的可裁減性，設計者可根據設計需求定制出不同結構的軟核處理器。軟 CPU核的嵌入實(shí)現了 CPU與 FPGA的無(wú)縫連接，使芯片既能處理高速數字信號，又能方便靈活地與芯片外部設備進(jìn)行數據交換，還增加了系統的集成度和可靠性。
2 定制軟 CPU核
軟核的定制要利用 Altera公司提供的 SOPC Builder軟件。
2.1定制 NiosⅡ處理器早期的軟核處理器是 Nios，但其穩定性不夠好，現已被 NiosⅡ所替代。 NiosⅡ處理器有三種類(lèi)型： e(經(jīng)濟型 )、s(標準型)和 f(增強型)。選擇不同類(lèi)型的處理器所占用的邏輯資源和存儲器資源大小不同，處理器的運算速度處理能力也有所差別。
2.2定制片內 RAM
片內 RAM作為軟核程序的運行空間，對于沒(méi)有擴展外部存儲器的設計，片內 RAM是必須的部分。通過(guò)軟件設計向導，可以設置片內存儲器的類(lèi)型，大小，以及初始化文件。 Cyclone系列芯片有 13～64個(gè)片內 RAM塊，每個(gè) RAM塊的大小是 4K(128字×36位)，用戶(hù)可根據需要設置存儲器的字數和字長(cháng)。當定義的字數超過(guò) 128時(shí)，多個(gè) RAM塊可組成在一起，構成更大容量的存儲器，滿(mǎn)足設計要求。
2.3定制 UART接口
UART接口是軟核與計算機通信的主要接口，通過(guò)設計向導可定制 UART接口。在定制 UART接口時(shí)，可以設置其波特率，校驗位，是否允許 DMA控制。通過(guò)此基本設置，軟核可以與 PC機之間實(shí)現串口通信的功能。
2.4定制 LCD控制端口和鍵盤(pán)控制端口此類(lèi)端口是普通 I/O端口，設置比較簡(jiǎn)單。需要注意的是 LCD的數據端口是 8位的雙向端口。當定制了以上 4部分后，即可生成軟 CPU核。
3 最小系統形成
完成定制軟核后，需要對軟核編程，形成基于軟核的昀小系統。
對軟核的編程在 Nios ⅡIDE環(huán)境下進(jìn)行。首先利用軟件生成針對某軟核的模版程序，用戶(hù)程序都可以從模版開(kāi)始。在生成模版程序的同時(shí)，也形成了 system.h文件，此文件中包含了對用戶(hù)編程有用的許多信息，包括所有端口的地址空間分配，中斷號等。在文件 altera_avalon_pio_regs.h中包含了對普通 I/O端口進(jìn)行讀寫(xiě)操作的函數，通過(guò)對函數的調用可實(shí)現對端口的操作。在文件 altera_avalon_uart_regs.h中包含了對 UART操作的基礎函數，對串口的所有操作，都可通過(guò)對此中函數的調用來(lái)完成。

在昀小系統中，實(shí)現軟核對 LCD的數據交換，讀取鍵盤(pán)值，以及與計算機之間的通信。本設計鍵盤(pán)使用 4*4鍵盤(pán)，顯示器采用 240*128點(diǎn)陣 LCD顯示模塊。主要子程序流程圖如圖 2所示。