基于NiosⅡ的嵌入式高速邏輯分析儀
5 結束語(yǔ)
本設計通過(guò)在 Cyclone芯片中嵌入軟 CPU、數字 PLL、FIFO和 UART,實(shí)現了單片式 8路高速數字信號分析儀??捎面I盤(pán)改變采樣速率,滿(mǎn)足對不同速率的數字信號進(jìn)行采樣;用點(diǎn)陣式 LCD顯示所采集的 8路數字信號;也可通過(guò)串口將采集的數據傳輸到 PC機進(jìn)行存儲、處理和顯示。本設計的時(shí)鐘頻率昀高可 250MHz(CycloneⅡ芯片所支持的昀高工作頻率),從而可以對 8路波特率為 50Mbs的數字信號進(jìn)行采集與顯示。
圖 5是通過(guò)嵌入式邏輯分析儀采集后,通過(guò)串行通信口送到 PC機,在 PC機屏幕上顯示的 8路數字信號實(shí)拍照片。

評論