基于可配置處理器的嵌入式系統ESL設計需求

* 算法設計與實(shí)現

* 行為級綜合

* SoC架構設計、仿真及分析

* 構建虛擬系統原型

* 功能-架構協(xié)同設計

算法設計工具允許用戶(hù)對算法進(jìn)行描述、仿真，并且可以生成算法實(shí)現流程的代碼描述。比如Mathworks的Matlab和Simlink就是這種工具。目前大部分的工具是使用面向數據流或數據密集型算法進(jìn)行建模，但是也有一些工具，如Mathworks的StateFlow，允許用戶(hù)使用有限狀態(tài)機對控制邏輯進(jìn)行描述，并可實(shí)現自動(dòng)生成C代碼。

行為級綜合工具是新一代基于C/C++或SystemC開(kāi)發(fā)的工具，專(zhuān)門(mén)為滿(mǎn)足算法和軟件工程師而非硬件工程師的設計需要而開(kāi)發(fā)的。由于使用C/C++，因此仿真速度比使用傳統的RTL方法有了10~1000倍的顯著(zhù)提高。這也為系統硬件、軟件和算法的聯(lián)合仿真開(kāi)辟了一條新道路。

用戶(hù)通過(guò)SoC的架構設計工具使用傳統總線(xiàn)，標準嵌入式處理器庫(如MIPS或ARM)，以及其他的一些組件(如存儲器，特殊的硬件模塊和外設等)來(lái)構建SoC系統。之后便可以對整個(gè)設計進(jìn)行仿真，通常使用SystemC或C/C++描述的指令集仿真器(ISS)和外圍硬件模塊聯(lián)合仿真。這樣便可分析得到一些系統級的特性，如總線(xiàn)負荷、競爭，內存訪(fǎng)問(wèn)，處理器負荷等。這些工具可以從CoWare，ARM，Synopsys等公司得到。

虛擬系統原型工具提供單核或多核SoC平臺的仿真模型，可以以數十MHz的速度仿真實(shí)際系統。系統架構師需要在這樣的平臺上運行大量的測試序列，并得到系統性能分析的結果，軟件開(kāi)發(fā)人員也可在接近實(shí)際的仿真模型中測試他們的嵌入式軟件。

但現今提供的商業(yè)ESL工具沒(méi)有一種可以在更早的階段幫助工程師決定系統的基礎架構，例如決定整個(gè)系統需要使用處理器的數量和種類(lèi)；需要設計專(zhuān)門(mén)的通信機制還是使用傳統的分級總線(xiàn)；如何將應用程序劃分成多個(gè)任務(wù)，并分配到不同的處理器上運行；如何有效的探索各種可能的設計方案等?，F在的SoC架構設計工具和ISS要在體系架構確定后才有用武之地。

今天的設計要比上世紀90年代末處理器加硬件模塊的結構復雜許多。從最小、最簡(jiǎn)單的手持無(wú)線(xiàn)設備到標準的、帶有語(yǔ)音視頻處理功能的蜂窩電話(huà)，直至非常復雜的電子設備，當今的技術(shù)已經(jīng)可以把多顆處理器、多片存儲器、復雜的片上通信總線(xiàn)網(wǎng)絡(luò )，以及由相當可觀(guān)的硬件模塊組成的協(xié)同工作子系統集成到一顆SoC中。同時(shí)應用軟件也愈加復雜，數百萬(wàn)行代碼組成的系統軟件已是司空見(jiàn)慣了。因此，使用傳統方法進(jìn)行體系結構設計變得日益困難，這一切都使得ESL設計方法學(xué)變得越來(lái)越必要。尤其是當可配置處理器代替傳統的固定指令集處理器，可能的設計方案越來(lái)越多時(shí)更是如此。

定制指令集處理器(ASIP)

基于特定應用定制指令集處理器(ASIP)，這一概念在嵌入式系統設計中變得越來(lái)越重要。ASIP的設計方法學(xué)和開(kāi)發(fā)工具也在學(xué)術(shù)界和IP設計領(lǐng)域被提及，并且許多商業(yè)的ESL工具已經(jīng)提供了類(lèi)似的處理器和協(xié)處理器綜合工具。處理器的指令集大都采用一種中間形式進(jìn)行描述。Tensilica提供的XPRES工具也提供這樣的功能，由Tensilica定義的TIE語(yǔ)言描述的，并且工程師可以應用這種語(yǔ)言，進(jìn)一步手動(dòng)優(yōu)化處理器的特定配置。

如果SoC的設計是要通過(guò)單顆CPU實(shí)現，也許再增加一些硬件加速器來(lái)提升性能，那么現在的這些工具和設計方??就已經(jīng)足夠了。但事情并非如此簡(jiǎn)單，如今已有很多的SoC設計使用了至少兩顆處理器(一顆是做控制的RISC，另一顆是進(jìn)行數據處理的DSP)，并且下一代SoC設計正朝著(zhù)6~10顆處理器這一方向前進(jìn)。在這種情況下，目前顯然缺乏設計方??和工具來(lái)支持這樣的設計。