<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 利用商業(yè)化平臺快速開(kāi)發(fā)嵌入式系統

利用商業(yè)化平臺快速開(kāi)發(fā)嵌入式系統

作者: 時(shí)間:2010-01-14 來(lái)源:網(wǎng)絡(luò ) 收藏
的應用已經(jīng)相當的廣泛,曾有專(zhuān)家預言――的明天就相當于PC的今天,如今從某種程度上講預言已經(jīng)實(shí)現,被廣泛應用于工業(yè)設備、汽車(chē)航空、醫療電子、消費電子等領(lǐng)域,與此同時(shí)市場(chǎng)競爭也愈加激烈,如何地將符合需求的產(chǎn)品投入市場(chǎng)成為在競爭中保持一席之地的關(guān)鍵。然而,隨著(zhù)系統構架的日益復雜化,例如,多核多任務(wù)的環(huán)境,MPU、DSP和FPGA混合編程,以及處理器和工具的多樣化等,都給嵌入式系統人員帶來(lái)了很大的挑戰。第三方獨立市場(chǎng)預測機構Embedded Market Forecasters(EMF)在對900多名嵌入式系統人員進(jìn)行調研后指出,超過(guò)50%的嵌入式設計比預期時(shí)間晚上市,而平均延遲時(shí)間高達近4個(gè)月;并且在已發(fā)布的產(chǎn)品中,有近30%的設計未達到預期的功能和指標。

因此必須采取一定的措施來(lái)加快設計流程,提高設計質(zhì)量,一種解決方案是采取現成可用的。在開(kāi)發(fā)一個(gè)嵌入式設備時(shí),除了考慮處理器架構、操作系統性能、以及其他組件之外,開(kāi)發(fā)人員必須決定系統的哪些部分需要設計、哪些部分需要購買(mǎi)現成設備。如果采用自行設計的方案,其優(yōu)勢在于可以全面地自定義最終的解決方案并優(yōu)化成本,但是任何設計規格的更改或疏忽都將導致漫長(cháng)且成本高昂的延期。與此相對的,使用商業(yè)現成的將增加產(chǎn)品的銷(xiāo)售成本,或者可能為一些不需要的特性而花費成本,但是通常來(lái)說(shuō),現成的系統提供了更快的驗證周期,因而也就具有更為快捷的設計流程,從而在更短的上市時(shí)間內保證設計的質(zhì)量。下文將闡述用于開(kāi)發(fā)嵌入式系統的兩種方案:自行設計或使用現成,并且討論與這兩種方案相關(guān)的技術(shù)和經(jīng)濟風(fēng)險。

本文引用地址:http://dyxdggzs.com/article/152136.htm

方案一:自行設計

在開(kāi)發(fā)之前,需要為系統的核心控制部分選擇一種處理器技術(shù)。例如以下五種技術(shù):

1. 微控制器-微控制器的成本極為低廉,并且通常在單一的芯片上提供了集成的解決方案,且包括I/O外圍設備。它們通常帶有極小的片上存儲容量,而且難以用于復雜性高和需要擴展的場(chǎng)合。此外,其時(shí)鐘速率通常是10MHz的數量級,因此一般不能實(shí)現高性能的控制循環(huán)。

2. 微處理器-和微控制器相比,微處理器的時(shí)鐘速率更高且通常具有外部存儲接口,因而性能和擴展性并不成問(wèn)題。但是應用程序可能需要進(jìn)行復雜的驅動(dòng)開(kāi)發(fā),因為微處理器通常并不帶有片上模擬外圍設備。此外,微處理器可能需要高密度的封裝技術(shù),例如球柵陣列封裝(ball-grid array,即BGA),這將導致較復雜的制造流程,增添了更為困難的硬件調試工作。

3. 數字信號處理器(DSP)-DSP是一種專(zhuān)用的微處理器,它提供額外的指令以?xún)?yōu)化特定的數學(xué)函數,例如乘法和累加操作。DSP對于計算繁重的應用場(chǎng)合來(lái)說(shuō)是極為有用的,但是通常需要專(zhuān)業(yè)的知識來(lái)它的軟件性能。

4. 專(zhuān)用集成電路(ASIC)-ASIC芯片是專(zhuān)為某個(gè)特定的應用而設計的,不具有通用性。對于解決諸如功耗和產(chǎn)品成本等問(wèn)題,ASIC被廣泛認為是一種極好的方案。但是,極為昂貴的ASIC開(kāi)發(fā)和制造流程通常讓人望而卻步,一般僅限于具有極大產(chǎn)量的產(chǎn)品。

5. 現場(chǎng)可編程門(mén)陣列(FPGA)-FPGA在自定義的ASIC設計和現成的技術(shù)之間提供了極好的平衡。它們具有高度的專(zhuān)有化性能,同時(shí)可以通過(guò)編程重新配置邏輯模塊,因而其開(kāi)發(fā)成本與ASIC相比要低得多。雖然FPGA可以被應用于各種場(chǎng)合,但是一般來(lái)說(shuō)復雜的FPGA設計并不常見(jiàn),因為對于大部分習慣于使用C語(yǔ)言進(jìn)行順序編程的嵌入式軟件開(kāi)發(fā)者來(lái)說(shuō),VHDL編程格式顯得十分陌生。

在許多情況下,單一的處理器技術(shù)并不足以解決應用的需求,因此,混合式架構逐漸成為發(fā)展的方向。如圖1所示,實(shí)時(shí)處理器用來(lái)管理網(wǎng)絡(luò )通信和用戶(hù)界面,而FPGA則負責與I/O模塊的接口和高速控制等任務(wù)。這種混合式架構在嵌入式系統設計中變得十分普遍。

圖1、混合式架構在嵌入式系統設計中變得十分普遍。在這種混合式架構中,實(shí)時(shí)處理器用來(lái)管理網(wǎng)絡(luò )通信和用戶(hù)界面,而FPGA則負責與I/O部件的接口和高速控制任務(wù)。


在確定了使用何種處理器技術(shù)之后,設計人員還需要完成I/O電路的開(kāi)發(fā)。如果嵌入式系統中存在任何的模擬信號,那么就需要使用模數轉換器(ADC)、數模轉換器(DAC)、以及相應的軟件驅動(dòng)。模擬電路的設計同樣會(huì )遇到很多復雜的問(wèn)題,限于篇幅本文不再贅述。

方案二:現有平臺

另外一種方案就是使用現成的平臺來(lái)開(kāi)發(fā)嵌入式系統。雖然通常來(lái)說(shuō)需要付出比板卡組件成本更高的價(jià)錢(qián),但是可以顯著(zhù)縮短產(chǎn)品進(jìn)入市場(chǎng)的時(shí)間。除此之外,這些系統具有較好的可擴展性。隨著(zhù)處理器技術(shù)的進(jìn)步,嵌入式系統出現以下幾種不同的實(shí)現技術(shù):

linux操作系統文章專(zhuān)題:linux操作系統詳解(linux不再難懂)

上一頁(yè) 1 2 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>