MAX146/MAX147的中文資料及應用電路

（1）設置控制字節TB1為外部時(shí)鐘模式的格式為：1xxxxx11B,其中xxxxx用來(lái)控制通道及轉換模式;

（2）使CPU采用通用I/O線(xiàn),并使CS為低;

（3）CPU發(fā)送TB1,同時(shí)接受一個(gè)字節RB1,并將其舍去;

（4）使CPU再發(fā)送一個(gè)字節（00h）,同時(shí)再接受一字節RB2;

（5）讓CPU再發(fā)送一字節（00h）,同時(shí)再接受一字節RB3;

（6）為CS為高電平。

圖2給出了這一過(guò)程的時(shí)序圖。其中字節RB2、RB3包含了轉換的結果,首位和屬3位都為0。全部轉換過(guò)程的時(shí)間主要由時(shí)鐘的頻率及二字節間的空閑時(shí)間來(lái)決定,為避免T/H的過(guò)多衰減,應保證其全部轉換時(shí)間不超過(guò)120μs。

2.4 數據輸出

在單極輸入模式中,輸出為無(wú)符號二進(jìn)制數;在雙極模式中,輸出為二進(jìn)制補碼數,數據在時(shí)鐘的下降沿輸出,MSB在前。

2.5 時(shí)鐘模式

MAX146/147可采用內部或外部時(shí)鐘模式來(lái)進(jìn)行連續逼近的轉換,還可驅動(dòng)模數轉換的每一步。當控制字節的最后一位輸入后,SSTRB升高一個(gè)時(shí)鐘周期,并在12個(gè)時(shí)鐘脈沖的每個(gè)下降沿將轉換后的連續逼近的位發(fā)送到引腳上。當CS為高時(shí),SSTFRB和DOUT為高阻狀態(tài),在CS的下降沿,SSTRB輸出個(gè)邏輯低電平。整個(gè)轉換過(guò)程須在幾毫秒內完成,否則,轉換的結果會(huì )被采樣保持的電容所衰減。在串行時(shí)鐘的頻率低于100kHz時(shí),應采用內部時(shí)鐘模式,否則,采用間隔時(shí)間將超過(guò)120μs。

3 與TMS320F206的接口設計

TMS320F206與MAX147的外部時(shí)鐘模式接口電路如圖3所示。啟動(dòng)轉換和經(jīng)串口傳送數據須經(jīng)以下幾個(gè)步驟：

（1）將TMS320F206的CL：KK和CLKR引腳以及MAX147的SCLK引腳設置為輸入狀態(tài)和上升沿有效,且都工作在外部時(shí)鐘方式。

（2）在TMS320F206的XF引腳輸出低電平以驅動(dòng)MAX147的引腳,從而使MAX147可從DIN引腳接收到控制字節。

（3）向MAX146/147寫(xiě)入形如10001111的字節,以使MAX147可工作在單端、單極、外部時(shí)鐘模式,000表示MAX146/147的第一管腳為模擬信號輸入端。

（4）MAX147的SSTRB引腳的輸出用于給TMS320F206的FSR引腳提供輸入信號,SSTRB的下降沿表示轉換正在進(jìn)行,該下降沿同時(shí)可作為T(mén)MS320F206的幀同步信號來(lái)通知TMS320F206準備接收數據。

（5）在接下來(lái)的16個(gè)時(shí)鐘信號的每一個(gè)下降沿,TMS320F206將讀出轉換結果的每一個(gè)數據補充位,與轉換結果無(wú)關(guān),應舍去。

（6）變CS為高電平,以使MAX147處于低功耗狀態(tài),直到下一次啟動(dòng)轉換時(shí),再使之變?yōu)榈碗娖健?img onload="if(this.width>620)this.width=620;" onclick="window.open(this.src)" style="cursor:pointer" style="ZOOM: 1" src="http://uphotos.eepw.com.cn/fetch/20130729/152048_2_1.jpg" border="0" />

4 MAX146/147的參考接線(xiàn)方法

為使MAX46/147更好地工作,推薦使用印刷電路板,盡量不用漆包線(xiàn)連接。在印刷電路板布線(xiàn)時(shí),應把數據線(xiàn)和模擬回路彼此分開(kāi),同時(shí)應禁止數據線(xiàn)和模擬線(xiàn)平行布置,也不能在MAX146/147的下面穿行數據線(xiàn)。

圖4所示為推薦的接線(xiàn)方法。即將所有的模擬地接到輸入端的模擬地的一個(gè)點(diǎn)上,將所有的數據地同樣也接到一個(gè)點(diǎn)上,然后再連接在這兩點(diǎn),而其它的數字地則不能接到模擬輸入的起始端點(diǎn)上。為減小地線(xiàn)上噪聲,輸入端的地線(xiàn)應盡量短,且電阻盡可能小。

電源線(xiàn)上的高頻干擾也會(huì )影響A/D轉換的正確轉換工作,為此,圖4中在MAX146/147的電源輸入腳VDD與上述的模擬地輸入起點(diǎn)間并聯(lián)了兩個(gè)電容,其值分別為1μF和0.1μF,同時(shí)應使電容的兩個(gè)管腳盡量短,以減小從電源上引入干擾。在電源上干擾幅值很大時(shí),可按圖中所示在VDD和電源間再接一個(gè)10Ω的電阻,組成一個(gè)低通濾波器。