采用FPGA協(xié)處理的無(wú)線(xiàn)子系統

Xilinx致力于開(kāi)發(fā)行業(yè)領(lǐng)先的工具和體系，能夠在比HDL工具(如MATLAB模型和C代碼)所能提供的更高的抽象層上實(shí)現高效的FPGA解決方案。利用Xilinx專(zhuān)門(mén)用于DSP的系統生成開(kāi)發(fā)工具和AccelDSP綜合工具，可以盡可能無(wú)縫實(shí)現從算法到硅片的鏈接。

目前有一個(gè)日益重要的工具提供商團隊，其產(chǎn)品通過(guò)C/C++到邏輯門(mén)的設計流程把開(kāi)發(fā)提升到電子系統級(ESL)。ESL設計工具的目的是提供一種完備的系統級方法，以便生成和集成硬件加速功能以及控制這些功能的處理器的控制代碼。

沒(méi)有哪一種高級語(yǔ)言或軟件工具能適合當今復雜系統中所見(jiàn)的所有不同單元。語(yǔ)言和設計流程的選擇取決于客戶(hù)，有時(shí)取決于具體的工程師。因此，Xilinx開(kāi)發(fā)了一套齊全的集成功能，以滿(mǎn)足客戶(hù)需求并提供最佳設計環(huán)境(見(jiàn)圖3)。

圖3：系統級到 FPGA 設計流程

本文小結

另外，Xilinx正在斥巨資提供一套功能廣泛的高價(jià)值IP、電路板和參考設計，以涵蓋射頻卡和基帶應用中的許多關(guān)鍵部分，其中包括FFT/iFFT、調制、數字上下變頻和波峰系數的降低電路等。

這一重點(diǎn)舉措的一個(gè)例子是開(kāi)發(fā)針對特定無(wú)線(xiàn)標準和FPGA架構優(yōu)化的行業(yè)領(lǐng)先的高性能FEC功能，如Turbo編碼器和解碼器。正如我們在分析3GLTE延遲和Turbo解碼器流量要求時(shí)所示，FEC功能的硬件加速及其對系統架構的作用在現代無(wú)線(xiàn)設備設計中是日漸緊要的當務(wù)之需。

雖然一些專(zhuān)家級DSP處理器陸續以嵌入式模塊的形式集成這類(lèi)功能，但是，從制訂出符合新無(wú)線(xiàn)標準的FEC功能參數到形成嵌入式加速模塊出現在硅片中，通常需要好幾個(gè)月。一旦實(shí)現了嵌入，也還會(huì )有遺留的難題，偶爾還會(huì )有嵌入式模塊中的功能并非都能按要求工作的局面出現。同時(shí)，標準演化迅速，現標準中不時(shí)納入一些固定嵌入式模塊不能支持的新要求。