基于FPGA-SPARTAN芯片的CCD的硬件驅動(dòng)電路設計

　　3 驅動(dòng)的實(shí)現及仿真結果

　　Max+PlusⅡ是Altera公司推出的一種開(kāi)發(fā)設計平臺，他功能強大，可以生成文本文件和波形文件。并支持層次設計和從頂至底的設計方法，支持VHDL語(yǔ)言?？梢跃幾g并形成各種能夠下載到各種FPGA器件的文件，還可以進(jìn)行仿真以檢驗設計的可行性。

　　硬件描述語(yǔ)言(VHDL)是用來(lái)描述集成電路的結構和功能的標準語(yǔ)言，設計人員無(wú)需通過(guò)門(mén)級原理圖，而是針對設計目標進(jìn)行功能描述，從而加快設計周期，VHDL元件的設計與工藝無(wú)關(guān)，方便工藝轉換。基于以上優(yōu)點(diǎn)和上述的時(shí)序分析，該系統采用VHDL語(yǔ)言實(shí)現CCD驅動(dòng)時(shí)序電路。由于系統的一次周期比較長(cháng)大概在200 ms，所以波形仿真時(shí)的END TIME比較大，圖5所示為感光階段的波形仿真，圖6所示為轉移階段的波形仿真圖。

　　由圖可知設計所產(chǎn)生的波形與TH7888A的技術(shù)手冊上的驅動(dòng)要求所需脈沖完全吻合，能夠達到TH7888A的驅動(dòng)要求。

　　4 結語(yǔ)

　　用XILINX公司系列FPGA-SPARTAN芯片，在QuartusⅡ5.0開(kāi)發(fā)環(huán)境下采用VHDL語(yǔ)言輸入方法開(kāi)發(fā)設計出了高分辨率全幀CCD TH7888A的驅動(dòng)電路，能夠產(chǎn)生滿(mǎn)足TH7888A要求的驅動(dòng)脈沖。與以往常采用的驅動(dòng)方法相比其面積大大減小了，采用FPGA進(jìn)行設計，簡(jiǎn)化了CCD驅動(dòng)電路的電路系統。整個(gè)設計編程完畢后進(jìn)行仿真、時(shí)序驗證正確后再下載到器件中，然后進(jìn)行電路的測試校驗直到達到預期效果。這樣的設計修改起來(lái)較為方便，只要修改程序即可，不需要像傳統的設計方法要更換器件修改設計電路等，實(shí)驗證明，把VHDL應用于CCD驅動(dòng)電路的設計，可以滿(mǎn)足系統的高速性和電路的集成度等要求。