<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 基于SERDES收發(fā)器和CPRI的電信系統低延遲變化設計

基于SERDES收發(fā)器和CPRI的電信系統低延遲變化設計

作者: 時(shí)間:2010-10-12 來(lái)源:網(wǎng)絡(luò ) 收藏

  采用的FPGA混合結構,還需要橋接FIFO來(lái)支持從高速PCS時(shí)鐘到FPGA時(shí)鐘域的轉換。通過(guò),這個(gè)FIFO可導致多達2個(gè)并行時(shí)鐘周期的延時(shí)。在2.488Gbps的線(xiàn)速下,PCS并行時(shí)鐘以該速率的十分之一運行,時(shí)鐘周期大約為4ns。因此,FIFO(TxRx)的每個(gè)方向上都有±8ns的最大,這導致一共±16ns的。

  使情況變得更糟糕的是者沒(méi)有預見(jiàn)到這些延時(shí)變化。因此不能在級估計和補償這些變化,在支持諸如分集傳輸和GPS服務(wù)時(shí),這是主要的問(wèn)題。

  

  圖4:橋接FIFO導致的延時(shí)變化。

  針對FPGA的傳統嵌入式/PCS,表1總結了導致整個(gè)執行時(shí)間發(fā)生的主要因素,并與規范進(jìn)行了比較。分析這些數目,可很清楚看到字對齊和橋接FIFO對大的延時(shí)變化起主要作用,導致超過(guò)規范的來(lái)回行程延時(shí)容忍度。

  幸運的是,通過(guò)對傳統的實(shí)現做一些小的修改就可以解決這個(gè)問(wèn)題。用戶(hù)可以繞過(guò)嵌入式數字PCS功能,在FPGA中實(shí)現這些邏輯。因為現在的邏輯運行在單個(gè)FPGA時(shí)鐘域中,所以這個(gè)方法不再需要橋接FIFO,并且者可以訪(fǎng)問(wèn)導致延時(shí)的字對齊電路。在FPGA邏輯里可以通過(guò)訪(fǎng)問(wèn)寄存器的方式來(lái)獲得字對齊電路測量到的信息,而從在級針對延時(shí)變化進(jìn)行補償。這些補償允許無(wú)線(xiàn)頭之間在指定的窗口內進(jìn)行傳輸以支持前面提到的業(yè)務(wù),諸如分集傳輸和GPS。圖5給出了低延遲設計的實(shí)現方案,關(guān)鍵元件都在FPGA邏輯中實(shí)現。

  

  如果采用這個(gè)推薦的實(shí)現方案,則不再需要導致大的延時(shí)變化的單元,即省去了橋接FIFO??稍L(fǎng)問(wèn)字對齊電路的寄存器使用戶(hù)能計算并進(jìn)行級補償,以確保不同無(wú)線(xiàn)頭的傳輸都在規定的時(shí)序窗內進(jìn)行。當然,模擬 IP,或者設計本身仍然存在延時(shí),但此時(shí)整個(gè)配置的精確度已得到大大改善,可以在多跳應用中使用。該方案占用的器件資源很小,新的模塊只需幾百個(gè)LUT。表2列出了這個(gè)配置中新的延時(shí)變化??梢钥吹娇偟难訒r(shí)變化大大下降。對單跳來(lái)說(shuō)這很容易滿(mǎn)足來(lái)回行程延時(shí)規范,對支持多達4級的多跳應用是足夠的低。

  

  圖5:低延遲設計的實(shí)現方案,其中關(guān)鍵元件都在FPGA邏輯中實(shí)現。

  使用FPGA的另外一些優(yōu)點(diǎn)

  許多年來(lái)FPGA是無(wú)線(xiàn)工業(yè)獲得成功的一部分。從簡(jiǎn)單的粘合邏輯功能和基帶濾波器到更復雜的功能,例如在如今RRH設計中所需要的數字上變頻、數字下變頻、峰值因子衰減和數字預失真,充分利用了FPGA的靈活性和產(chǎn)品快速上市的優(yōu)點(diǎn)。嵌入式DSP塊、嵌入式存儲器和高速串行I/O(SERDES)的特性與無(wú)線(xiàn)設備供應商的新需求需要完美地吻合。隨著(zhù)可實(shí)現功能的低成本器件的引進(jìn),例如LatticeECP2M FPGA系列,基站設計者有了有力的杠桿,在可編程平臺上集成了系統級的功能,還有除了技術(shù)功能以外的關(guān)鍵因素:低成本、低功耗和小的器件尺寸。

  

  本文小結

  遠程基站拓撲結構在功耗、部署的靈活性、更小的固定面積,以及更低的CAPEX和OPEX方面系統供應商提供了許多優(yōu)點(diǎn)。一個(gè)集成和靈活的低成本平臺能滿(mǎn)足新興且不斷變化的規范非常關(guān)鍵,低成本FPGA對滿(mǎn)足這些需要是理想的選擇。對FPGA的CPRI實(shí)現用于RRH拓撲結構有一些批評意見(jiàn),主要是說(shuō)它們不能夠符合CPRI所要求的精確鏈接規范。本文說(shuō)明了事實(shí)并非如此,事實(shí)上,甚至可以輕松地支持多跳RRH拓撲結構。因此,可編程低功耗解決方案且非常誘人的價(jià)格是下一代BTS開(kāi)發(fā)是最好的方法。


上一頁(yè) 1 2 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>