基于TalusVortexFX的32/28納米節點(diǎn)設計方案

　　32/28納米串擾問(wèn)題

　　時(shí)鐘頻率的持續提高與供電電壓的日益降低意味著(zhù)對串擾型延時(shí)變化、功能失效等信號完整性(SI)效應的敏感度在不斷提高。在32/28納米節點(diǎn)，由于更近的相鄰軌道、橫截面(32/28納米節點(diǎn)的軌道的高度可能大于其寬度，如圖4所示，它增大了相鄰軌道耦合電容)以及金屬化的軌道和通孔的電阻的提高(相對而言)，因此這些效應也進(jìn)一步增強。

　　圖4.32/28納米節點(diǎn)軌道的高度可能超過(guò)其寬度。

　　Talus1.2以基于軌道的復雜優(yōu)化算法而著(zhù)稱(chēng)，它使得用戶(hù)在流程更早期的全局布線(xiàn)期間就可解決串擾問(wèn)題。Talus1.2解決串擾相關(guān)問(wèn)題的方式有很多，最基本的方式是使用最佳層分配和通過(guò)可用資源的擴散布線(xiàn);它會(huì )有效管理這種擴散以避免對線(xiàn)長(cháng)或通孔數量造成的顯著(zhù)負面影響。此外，全局布線(xiàn)器自帶有多線(xiàn)程功能，可獲得超高的性能水平。

　　為了獲得高性能，所有全局布線(xiàn)器會(huì )先做假設。如：在“桶(bucket)”中放置導線(xiàn)，每個(gè)“桶”中的導線(xiàn)都設置于相互的頂部，因此一開(kāi)始就可以直觀(guān)地看到。在多數環(huán)境中，流程下游的軌道的真正排序和布局工作是留待詳細布線(xiàn)器來(lái)完成。而解決流程下游的串擾問(wèn)題要花費多上一個(gè)數量級的精力，而且按需修復(如：上調單元的尺寸會(huì )伴隨面積和漏電功耗的相應增加)可能不是最佳、乃至可完成的方法。

　　事實(shí)上，只有在知道軌道排序及其空間關(guān)系時(shí)才有可能精確評估潛在的串擾效應。因此Talus1.2將全局軌道區段轉換為空間上可布局的區段，然后再使用這一區段在流程更早期就對潛在的串擾問(wèn)題進(jìn)行評估;這樣通過(guò)在全局布線(xiàn)階段對線(xiàn)路的重新排序和設置,所有的串擾問(wèn)題都可以在流程的更早階段得到解決。在全局布線(xiàn)階段所做的這些修改接下來(lái)還可用于為流程下游的詳細布線(xiàn)器提供指導，這樣便可以少得多的計算工作獲得更優(yōu)的解決方案。

　　32/28納米工藝變異問(wèn)題

　　對于以180納米及更高技術(shù)節點(diǎn)制造的硅芯片來(lái)說(shuō)，所需的只是解決些少量晶圓間變異，即源自不同晶圓的晶粒在時(shí)序(性能)、功耗等特征方面的差異。這種差異可能是由于從一家代工廠(chǎng)到另一家代工廠(chǎng)的制程變異和儀器及操作環(huán)境微小差異所造成，如：爐溫、摻雜程度、蝕刻濃度、用以形成晶圓的光刻掩膜等等。

　　在較高技術(shù)節點(diǎn)時(shí)，所有晶粒間工藝變異(同一晶圓上各晶粒間差異)和晶粒內工藝變異(同一晶粒上各區域間差異)相對來(lái)說(shuō)并沒(méi)那么重要。(晶粒間變異也被稱(chēng)之為“全局”、“芯片到芯片”、“晶粒到晶粒”變異。)例如：如果一個(gè)芯片的核心電壓為2.5V，那么在多數情況下會(huì )假設整個(gè)晶粒擁有一致和穩定的2.5V電壓;同樣的也會(huì )假設整個(gè)晶粒上擁有統一的芯片溫度。

　　隨著(zhù)尺寸越來(lái)越小的新技術(shù)節點(diǎn)浮出水面，晶粒間與晶粒內工藝變異變得日益重要。這些變異中有些是系統變異，這意味著(zhù)它會(huì )隨著(zhù)單元級電路功能而改變。例如：晶圓片中心附近所制造的芯片與朝向晶圓片邊緣所制造的芯片相比，其相關(guān)的某些參數可能會(huì )有所不同;在這種情況下，可以預測所有參數都將受到類(lèi)似影響;而一些參數還會(huì )在隨機變異的情況下獨立地波動(dòng)，據說(shuō)這可能是基于區域的變異(相對于基于距離的變異)。

　　圖5.在32/28納米節點(diǎn)，晶粒間與晶粒內變異極為重要。

　　晶粒間與晶粒內工藝變異統稱(chēng)為片上變異(OCV)，在32/28納米節點(diǎn)變得極為重要。這是由于隨著(zhù)每個(gè)新技術(shù)節點(diǎn)的推出，控制如晶體管結構的寬度和厚度、軌道和氧化層等關(guān)鍵尺寸變得更為困難，最終導致相對變異百分率(與某些中值相比較)會(huì )隨著(zhù)每個(gè)新的技術(shù)節點(diǎn)而變得更大。

　　解決OCV的傳統方式是使用一階方案(first-orderapproach)，包括在整個(gè)芯片上應用一攬子容限。不過(guò)在32/28納米節點(diǎn)，這種方法過(guò)于悲觀(guān)，會(huì )導致過(guò)度設計、設計性能降低和時(shí)序收斂周期變長(cháng)。因此Talus1.2部署了復雜的高級OCV(AOCV)算法，基于單元和軌道的鄰近性(如：兩個(gè)相鄰單元與位于晶粒相反兩端的兩個(gè)單元相比較，相互間相關(guān)潛在變異會(huì )更少)來(lái)應用上下文特定的降額值。這種更為實(shí)際的模式可降低超額的容限，進(jìn)而減少悲觀(guān)的時(shí)序違規并提高器件性能。

　　32/28納米多模多角(MMMC)問(wèn)題

　　除了前文主題中所提及的制造工藝的變異以外，我們還必須解決芯片使用的環(huán)境條件(如：電壓和溫度)存在的潛在變異問(wèn)題。所有這些變異均可歸入PVT(工藝、電壓和溫度)項目范圍。

　　對于以更早期技術(shù)節點(diǎn)所創(chuàng )建的器件來(lái)說(shuō)，晶粒間與晶粒內PVT差異可以忽略不計。先做假設，然后基于整個(gè)芯片表面具有一致的工藝變異這一事實(shí)、基于整個(gè)晶粒上具有穩定的核心電壓和溫度等環(huán)境條件這一事實(shí)來(lái)簡(jiǎn)化工作是有可能的?；谶@些假設，通過(guò)采用一系列bese-case條件(最高允許電壓、最低允許溫度等)，確定每條路徑bese-case(最小)延時(shí)會(huì )相對容易;同樣的，通過(guò)采用一系列worst-case條件(最低允許電壓、最高允許溫度等)，確定每條路徑worst-case(最大)延時(shí)也會(huì )相對容易。

　　圖6.在32/28納米節點(diǎn)需要解決大量模式和角點(diǎn)。