邏輯分析儀SignalTaPⅡ在系統級調試中的應用
加入技術(shù)交流群
3 實(shí)例分析
本文以一個(gè)多波形信號發(fā)生器為例，具體說(shuō)明使用SignalTap II進(jìn)行實(shí)時(shí)測試的具體過(guò)程。該設計基于A(yíng)ltera公司Cyclone II系列的EP2C8Q208C8。在Quartus II中完成的設計如圖2所示。本文引用地址：http://dyxdggzs.com/article/150936.htm
設計的多波形信號發(fā)生器可以產(chǎn)生正弦波、三角波和方波，可以通過(guò)開(kāi)關(guān)選擇輸出的波形。系統采用自頂向下的設計思想，底層采用VHDL語(yǔ)言編程和LPM_ROM模塊實(shí)現，頂層采用原理圖設計。圖2中，rst為復位信號，sel[1．．0]為波形選擇信號，clk為主時(shí)鐘，q[7．．0]為輸出信號。當sel=“00”時(shí)，輸出正弦波；當sel=“01”時(shí)，輸出三角波；當sel=“10”時(shí)，輸出方波。系統由分頻模塊、正弦波模塊(地址發(fā)生器模塊和LPM_ROM模塊)、三角波模塊、方波模塊和波形選擇模塊組成。
系統的RTL電路圖如圖3所示，雙擊圖形中有關(guān)模塊，或選擇左側各項，可逐層了解各層次的電路結構。
根據上述SignalTap II的工作流程，首先建立一個(gè)stp文件(stpl．stp)，接著(zhù)進(jìn)行參數設置，如圖4所示。調入待測信號q[7．．0]；采樣時(shí)鐘選為主頻時(shí)鐘信號CLK(50MHz)經(jīng)過(guò)分頻后的信號CLK1(100 kHz)；在Buffer acquisition mode框中的Circulate欄設定采樣深度中起始觸發(fā)的位置，選擇前點(diǎn)觸發(fā)(Pre trigger position)；采樣深度設為1KB；觸發(fā)級別選擇1；觸發(fā)信號選擇rst，在Pattern欄選擇上升沿觸發(fā)方式。然后連接實(shí)驗開(kāi)板，進(jìn)行編譯下載。最后單擊SignalTap II面板上的Autorun Analysis按鈕，啟動(dòng)SignalTap II進(jìn)行采樣和分析。
評論