基于DSP離散頻率編碼雷達信號的實(shí)現
加入技術(shù)交流群
3 波形發(fā)生
3．1 芯片簡(jiǎn)介
TMS320F28335(TI)32位浮點(diǎn)數字信號處理器(DSP)芯片，擁有工作頻率達150 MHz的32位DSP內核處理器，采用哈佛總線(xiàn)結構。程序讀總線(xiàn)有22根地址線(xiàn)和32根數據線(xiàn)，數據讀寫(xiě)總線(xiàn)都是32位。
DAC7724為4通道、12位分辨率、±10 V信號量程，建立時(shí)間10μs，±15 V供電的D／A轉換器。理想的輸入數字量與輸出模擬量之間的關(guān)系如下：
式中：N為數字量輸入；VOUT為模擬輸出；VREFL為低參考電壓；VREFH為高參考電壓。
3．2 軟件設計
3．2．1 設計思路
首先執行局部搜索算法，得到頻率編碼序列數組n[L，N]；然后啟動(dòng)定時(shí)器0，設置死循環(huán)等待中斷；在中斷服務(wù)子程序中將各時(shí)刻信號s的幅值送至DAC輸出。
3．2．2 設計流程
中斷服務(wù)子程序中可通過(guò)撥碼開(kāi)關(guān)控制波形頻率個(gè)數，即從頻率編碼數組的N個(gè)頻率中選取1個(gè)，2個(gè)或全部頻率，以實(shí)現實(shí)時(shí)的單基、雙基、多基間轉換。其設計流程如圖5所示。本文引用地址：http://dyxdggzs.com/article/150894.htm
3．2．3 波形輸出具體實(shí)現說(shuō)明
中斷服務(wù)子程序中的波形輸出比較復雜，有必要作詳細說(shuō)明。
(1)確定TIMER0的中斷周期prd_isr；
(2)確定在一個(gè)脈寬tb內輸出的點(diǎn)數num=tb／prd_isr；
(3)當中斷次數countnum時(shí)，波形頻率不變，信號值如下：
將其值進(jìn)行D／A轉換，從第i個(gè)通道輸出，每轉換一次count加1；當中斷次數count>num時(shí)，count置零，同時(shí)j加1，轉到下一個(gè)頻率。
3．3 結果波形
N=7時(shí)的多基、雙基、單基結果波形如圖6～圖8所示。
3．4 結果分析
圖6～圖8中波形的頻率按照求得的頻率編碼n[i][j](0≤iL，0≤jN)變化，且利用撥碼開(kāi)關(guān)實(shí)現了單、雙、多基間的轉換，達到設計要求。
4 結論
利用Matlab進(jìn)行了局部搜索算法的驗證，并給出了仿真結果，結果表明解得的離散頻率編碼序列集合具有良好自相關(guān)和互相關(guān)性；然后用DSP實(shí)現波形發(fā)生系統，得到的結果符合預期設計要求。
本文給出了離散頻率編碼雷達信號的實(shí)際產(chǎn)生方法，對實(shí)際應用有較高的借鑒價(jià)值。
評論