利用P89C669的23 b的線(xiàn)性地址并采用CPLD外部擴展

P89C669是PHILIPS半導體一款51MX(存儲器擴展)內核的微處理器，其指令執行速度2倍于標準的80C51器件，線(xiàn)性地址經(jīng)擴展后可支持高達8 MB的程序存儲器和8 MB的數據存儲器，這是他相對于標準51內核的最大優(yōu)點(diǎn)。目前的單片系統越來(lái)越復雜，擴展的外部設備也更多，如果能充分利用P89C669的豐富的線(xiàn)性地址資源，將能大大增強系統能力。在一個(gè)嵌入式系統開(kāi)發(fā)中，筆者采用ALTERA公司的CPLD芯片EPM7032利用這款單片機的線(xiàn)性地址擴展了豐富的外部設備資源。

1 P89C669的存儲器結構

1.1 存儲結構

P89C669的存儲器結構為哈佛結構，地址分配如表1所示。

從表1可見(jiàn)，P89C669對傳統的51內核的3部分存儲結構進(jìn)行了相應的擴展，各個(gè)部分的片內存儲空間也增加了，如內部數據空間有1 280 B在片內，外部數據空間有768 B在片內，有96 kB的片內程序存儲空間等。

尋址指令除了傳統的MOV，MOVX，MOVC外，EMOV指令與24位的通用指針寄存器EPTR可尋址16MB的全部空間，但是所占用的指令周期也較長(cháng)。

擴展外部數據存儲空問(wèn)HDATA除了768 B在片內外，其余地址空間可以用來(lái)擴展外部設備(其實(shí)只要把片內的768 B通過(guò)指令將其屏蔽，也可以用來(lái)擴展外部設備)。

1.2 P2口的讀寫(xiě)時(shí)序分析

尋址8 MB的數據存儲空間，需要有23 b的地址尋址能力，P89C669將傳統51內核的P2高位地址時(shí)分復用，從而得到23 b地址尋址能力，時(shí)序圖如圖1所示，即當使用23 b地址時(shí)，ALE為高時(shí)，地址位A16～A22輸出到P2.0～P2.6；ALE為低時(shí)，地址位A8～A14輸出到P2.0～P2.6。無(wú)論ALE為何值，位地址A15都從P2.7輸出。

2 系統外部設備擴展需求

在某產(chǎn)品的控制系統中，擴展的外部設備比較豐富，利用P89c669的23 b地址尋址能力進(jìn)行設備地址編碼，所以需要對23 b地址的時(shí)序邏輯進(jìn)行處理，處理單元交給一塊ALTERA公司的CPLD(EPM7032)。

EPM7032具有32個(gè)邏輯單元，約600個(gè)門(mén)級單元，可用IO口36個(gè)，內置IEEE std.1149.1 JTAG，方便可編程下載。

在滿(mǎn)足系統資源的前提下，選用EPM7032，將P89C669的P2口作為處理單元輸入信號，經(jīng)過(guò)CPLD的內部邏輯進(jìn)行譯碼或數據鎖存，以獲得各個(gè)外部設備資源的選擇信號及少量的控制信號，如圖2所示。