基于SOPC的分布式干擾系統嵌入式網(wǎng)關(guān)設計

摘要：分布式干擾是對抗現代雷達網(wǎng)、通信網(wǎng)、武器制導網(wǎng)和預警機的有效手段，網(wǎng)絡(luò )是分布式干擾系統發(fā)揮作戰性能的重要保證。為了解決分布式干擾系統網(wǎng)絡(luò )通信的需求，設計了基于FPGA且具有網(wǎng)絡(luò )通信功能的SoPC，開(kāi)發(fā)了網(wǎng)絡(luò )應用程序。實(shí)驗結果證明，該SoPC可實(shí)現控制參數和偵察信號時(shí)域、頻域數據的高速傳輸，且具有體積小，靈活，成本低，功耗小的特點(diǎn)，可滿(mǎn)足分布式干擾系統的設計要求。
關(guān)鍵詞：分布式干擾；嵌入式網(wǎng)絡(luò )；FPGA；SoPC

0 引言
分布式干擾系統是一種綜合化、一體化、小型化、網(wǎng)絡(luò )化和智能化系統，是將眾多體積小，重量輕，廉價(jià)的小功率偵察干擾機裝置在易于投放的小型平臺上，撒布在接近被干擾目標空域地，通過(guò)指令啟動(dòng)，自主組網(wǎng)，并根據控制對敵方雷達網(wǎng)、通信網(wǎng)、制導網(wǎng)和預警機等電子信息系統實(shí)施接近式偵察和干擾，這將在未來(lái)的電子對抗中發(fā)揮重要作用。分布式干擾系統采用逼近的分布式網(wǎng)絡(luò )化結構，形成一種“面對面”的電子戰系統，共同完成對敵信號的探測、定位、干擾任務(wù)。因此，嵌入式網(wǎng)關(guān)是分布式干擾系統研究的關(guān)鍵技術(shù)之一。目前國內對分布式干擾系統的研究還停留在理論基礎上，而對其關(guān)鍵技術(shù)的研究不多。本文首次在現場(chǎng)可編程門(mén)陣列(Field Programmable GateArray，FPGA)上設計了應用于分布式干擾系統網(wǎng)關(guān)的可編程片上系統(System on a Programmable Chip，SoPC)，開(kāi)發(fā)了簡(jiǎn)化的網(wǎng)絡(luò )應用程序，研究了分布式干擾系統中的嵌入式網(wǎng)關(guān)技術(shù)。實(shí)驗結果表明，本文設計的SoPC在滿(mǎn)足分布式干擾系統要求的同時(shí)，實(shí)現了控制參數和偵察信號時(shí)域、頻域數據的高速傳輸。

1 分布式干擾系統對嵌入式網(wǎng)關(guān)設計的要求
根據分布式干擾系統的作戰運用背景，在設計嵌入式網(wǎng)關(guān)硬件平臺時(shí)應從以下幾個(gè)方面考慮：
(1)微型化。嵌入式網(wǎng)關(guān)應該在體積上足夠小，保證分布式干擾系統的小型化。
(2)擴展性和靈活性。分布式干擾系統需要定義統一、完整的外部接口，方便軟硬件系統的升級，其嵌入式網(wǎng)關(guān)也應具有擴展性和靈活性，可以根據作戰環(huán)境的需要進(jìn)行升級。
(3)穩定性和安全性。穩定性要求嵌入式網(wǎng)關(guān)能夠在給定的外部環(huán)境變化范圍內正常工作。安全性設計包括代碼安全和通信安全，是軍事領(lǐng)域應用的基本要求。
(4)低成本。分布式干擾系統的作戰應用表明，系統是大量部署且不能回收的，因此就要嚴格限制包括嵌入式網(wǎng)關(guān)在內的重要部件的成本。
(5)低功耗。嵌入式網(wǎng)關(guān)的硬件設計直接決定了其能耗水平，還決定了各種軟件通過(guò)優(yōu)化可能達到的最低能耗水平。因此，要合理地設計硬件系統，有效降低系統能耗。
(6)具有一定的信號預處理能力。嵌入式系統中微處理器的處理能力較弱，且內存較小，嵌入式網(wǎng)絡(luò )的速度普遍不高。這就要求嵌入式網(wǎng)關(guān)具有一定的信號預處理能力，包括下變頻功能和FFT變換功能，以此來(lái)提高網(wǎng)絡(luò )傳輸的效率。

2 分布式干擾系統中嵌入式網(wǎng)關(guān)的硬件設計
嵌入式網(wǎng)關(guān)實(shí)際上就是一個(gè)可實(shí)現網(wǎng)絡(luò )通信功能的嵌入式系統。隨著(zhù)FPGA技術(shù)的迅速發(fā)展，SoPC作為一種特殊的嵌入式系統，具備軟硬件在系統可編程、可裁減、可擴充、可升級的功能，已逐漸成為一個(gè)新興的技術(shù)方向。因此，本文在設計分布式干擾系統的嵌入式網(wǎng)關(guān)時(shí)選用基于FPGA的SoPC解決方案，選用的實(shí)驗平臺為Xilinx公司的ML402開(kāi)發(fā)平臺。
2．1 分布式干擾系統中嵌入式網(wǎng)關(guān)的硬件組成
圖1表示的是分布式干擾系統中嵌入式網(wǎng)關(guān)的硬件組成，這些硬件除A／D、干擾機和控制中心外都集成在一塊ML402評估板上。系統以帶有32位MicroBlaze微處理器軟核的FPGA作為控制中心，處理經(jīng)A／D變換后的偵察信號數據，然后通過(guò)以太網(wǎng)將數據傳送到控制中心，并從控制中心傳回控制參數。DDR_SDRAM作為片外存儲器，用來(lái)彌補微處理器內部存儲器容量小的缺點(diǎn)；CF卡存儲系統軟硬件的bit文件和網(wǎng)絡(luò )配置文件；串口用來(lái)控制具有遠程控制功能的偵察接收機，也可在調試時(shí)輸出系統的運行信息。本文設計的嵌入式網(wǎng)關(guān)的各功能部件在FPGA內部都以IP核的形式構建并連接，較好地滿(mǎn)足了分布式干擾系統對嵌入式網(wǎng)關(guān)硬件設計的要求。