FIR并行濾波器設計

數字濾波器可以濾除多余的噪聲，擴展信號頻帶，完成信號預調，改變信號的特定頻譜分量，從而得到預期的結果。數字濾波器在DVB、無(wú)線(xiàn)通信等數字信號處理中有著(zhù)廣泛的應用。在數字信號處理中，傳統濾波器通過(guò)高速乘法累加器實(shí)現，這種方法在下一個(gè)采樣周期到來(lái)期間，只能進(jìn)行有限操作，從而限制了帶寬?，F實(shí)中的信號都是以一定的序列進(jìn)入處理器的，因此處理器在一個(gè)時(shí)鐘周期內只能處理有限的位數，不能完全并行處理?；?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/并行">并行流水線(xiàn)結構的FIR濾波器可以使筆者設計的64階或者128階濾波器與16階濾波器的速度一樣快，其顯著(zhù)特別是在算法的每一個(gè)階段存取數據。FPGA結構使得以采樣速率處理數字信號成為常數乘法器的理想載體，提高了整個(gè)系統的性能。由于設計要求的差異，如字長(cháng)、各級輸出的保留精度等不同，在整個(gè)設計過(guò)程中，各個(gè)環(huán)節也有所不同，這就需要根據不同的要求對數據進(jìn)行不同的處理，如截斷、擴展等，從而設計出既滿(mǎn)足設計需要，又節省FPGA資源的電路。

1 FIR并行濾波器結構
數字濾波器主要通過(guò)乘法器、加法器和移位寄存器實(shí)現。串行處理方式在階數較大時(shí)，處理速度較慢。而現代數字信號處理要求能夠快速、實(shí)時(shí)處理數據，并行處理數據能夠提高信號處理能力，其結構如圖1所示。

從上面的算法可以看出，處理數據的采樣時(shí)鐘對每一個(gè)抽頭來(lái)說(shuō)都是并行的，并且加法器和移位寄存器采用級聯(lián)方式，完成了累加器的功能，綜合了加法器和移位寄存器的優(yōu)點(diǎn)，而且這種算法的各級結構相同，方便擴展，實(shí)現了任意階數的濾波器。算法中，真正點(diǎn)用系統資源的是乘法器。如果將系數量化成二進(jìn)制，就能采用移位寄存器和加法器實(shí)現乘法功能。對于一個(gè)特定的濾波器，由于它有固定的系數，乘法功能就是一個(gè)長(cháng)數乘法器。下面將討論乘法器的設計問(wèn)題。

2 FIR并行濾波器的乘法器設計
在并行濾波器的設計中，每一個(gè)乘法器的一端輸入數據，另一端為固定常數。對于常數乘法器，可以預先將常數的部分乘積結構存儲起來(lái)，然后通過(guò)查表的方式實(shí)現兩個(gè)數據的乘積。以16位輸入、常數為14位的乘法器為例，給出其實(shí)現結構如圖2所示。

對于無(wú)符號數來(lái)說(shuō)，這是一種理想結構。但是在實(shí)際使用中，通常使用有符號數且常用補碼的形式，因此需要對這種結構進(jìn)行改進(jìn)。一種改進(jìn)方法是將輸入的數據分開(kāi)，即最高的幾位作為有符號數處理，其它作為無(wú)符號數處理。第二種改進(jìn)方法是將符號數經(jīng)過(guò)補碼/原碼變換器變換成原碼，然后，將原碼作為無(wú)符號數處理，通過(guò)有符號數的符號位來(lái)控制加法器的加減。第三種改進(jìn)方法是一種優(yōu)化方法，即要用三個(gè)二進(jìn)制補碼變換器，處理輸入的有符號數和濾波器的系數，這樣可以避免使用有符號數的乘法和加法運算。具體的乘法累加器運算過(guò)程及結果如圖3所示。其中，對應乘數高位和低位部分積p1(n)和p2(2)可以分別先垂直相加后水平相加，或者先水平相加后垂直相加，最后的結果是一樣的。若采用后種方法，由于FIR濾波器的h(n)均為常數，得到部分積的矢量乘法運算就演變成了查表法，其中，S1(n)表示S(n)的最低有效,p1表示最低有效位部分積之和。

同理，得p2，將p2左移一位與p1相加，便得到最后結果。這種查表法就是采用流水線(xiàn)技術(shù)進(jìn)行FIR濾波器算法分解的基礎，當字長(cháng)增加時(shí)，相應得到p3、p4等。并相應移位相加即可。
采用流水線(xiàn)技術(shù)和加法器的資源共享技術(shù)可以更好地提高常數乘法器的優(yōu)越性。16比特輸入、14比特常數的這種方法的常數乘法器的結構如圖4所示。

在這種結構中，時(shí)鐘是f1，內部操作的時(shí)鐘是4×f1，其中的4個(gè)多路復用器每次可以從16路信號中選出4位用作ROM的地址線(xiàn)。每次4位地址從ROM中讀出數據，經(jīng)過(guò)相應的移位相加即可，兩位計數器用來(lái)控制這些多路復位器的輸出。